垂直共振器を有する積層ｒｆデバイス

专利摘要:
本発明は、複数の誘電体層（３ａ、３ｂ、３ｃ）と、短絡電極（４、４’）、第１のキャパシタ電極（５’）及び第２のキャパシタ電極（７）を備える少なくとも１つの共振器（２）とを含むラミネート層による積層構造を有する共振器デバイスに関する。各電極（４、４’、５’、７）は、誘電体層（３ａ、３ｂ、３ｃ）のうちの１つの表面に設けられる導体材料の層（４、５、７）の少なくとも一部（４’、５’、７）を備える。第２のキャパシタ電極（７）は、積層方向において短絡電極（４、４’）及び第１のキャパシタ電極（５’）から分離されて配置される。短絡電極（４、４’）及び第２のキャパシタ電極（７）は、誘電体層（３ａ、３ｂ、３ｃ）のうちの１つ又はそれ以上に貫入する少なくとも１つのビアホール（８、８ａ、８ｂ）を備える第１の電気接続によって電気的に相互接続される。
公开号:JP2011507312A
申请号:JP2010521259
申请日:2008-12-04
公开日:2011-03-03
发明作者:ミヒャエル・ヘフト；英明 中久保；俊雄 石崎
申请人:パナソニック株式会社；
IPC主号:H01P7-08

专利说明:

[0001] 本発明は、複数の誘電体層と、短絡電極、第１のキャパシタ電極及び第２のキャパシタ電極を備える少なくとも１つの共振器とを含み、積層された複数の層による積層構造を有する共振器デバイスに関し、各電極は、誘電体層のうちの１つの表面に設けられる導体材料の層の少なくとも一部を備える。さらに、本発明はこのような共振器デバイスを備える、マイクロ波フィルタ又はデュプレクサ等のＲＦデバイスに関し、また、このような共振器デバイスの製造方法に関する。]
背景技術

[0002] 電磁スペクトルのマイクロ波領域の用途は、様々な技術分野に広がっている。アプリケーションの例としては、移動体通信及び衛星通信システム等の無線通信システム、並びにナビゲーション／レーダ技術が含まれる。マイクロ波アプリケーション数の増大は、システム内又は異なるシステム間で発生する干渉の可能性を高める。従って、マイクロ波領域は、複数の異なる周波数帯域に分割される。特定のデバイスはそのデバイスに割り当てられた周波数帯域内でのみ通信することを確実にするために、マイクロ波フィルタを利用して送信及び／又は受信の間に帯域通過及び帯域阻止機能が実行される。従って、これらのフィルタは、受信又は送信される信号の品質がこれらのフィルタの特性によって大きく管理されるように、異なる周波数帯域を分離して望ましい信号周波数と望ましくない信号周波数とを識別するために使用される。通常、これらのフィルタは、狭い帯域幅及び高いフィルタ品質をもたらすものでなければならない。]
[0003] 例えば、セルラー技術を基礎とする、広範に使用されているＧＳＭシステム等の通信ネットワークでは、カバレッジエリアが複数の異なるセルに分割される。各セルは、そのセル内に位置づけられる複数のモバイルデバイスと同時に通信しなければならないトランシーバを備える基地局に割り当てられている。この通信は、最小の干渉で処理されなければならない。例えば、９００ＭＨｚ帯域におけるＧＳＭを基礎として通信する基地局及びモバイルデバイスは、１８００ＭＨｚ帯域におけるＧＳＭ又はＵＭＴＳを基礎とする通信によって生じる干渉信号から保護されなければならない。さらに、基地局及びモバイルデバイスは、指定された周波数帯域以外で送信するべきではない。従って、セルに関連づけられる通信信号用に利用される周波数領域は、基地局並びにモバイルデバイス内のマイクロ波フィルタを使用して隣接する周波数から分離される。さらに、ＧＳＭ基地局は送受信を同時に行うことから、送信機と受信機を隔離するために、この同一のマイクロ波フィルタは、周波数領域を、基地局によりモバイルデバイスに信号を送信（ダウンリンク）するために使用される第１の周波数帯域と、モバイルデバイスにより基地局に信号を送信（アップリンク）するために使用される第２の周波数帯域とに分割するためにも使用される。これらのフィルタは、効率要件を満たしシステム感度を維持するために、その通過帯域以外での高い減衰性及び低い通過帯域挿入損失を有していなければならない。従って、このような通信システムは、基地局及びモバイルデバイスの両方において、しばしば理論的限界に近づく極めて高い周波数選択性を要求する。]
[0004] このような通信システムのシステムコンポーネントはサイズを縮小し続けていることから、これらのフィルタはさらに、可能な限り小型でコンパクトに構成されることも要求される。特にコンパクトな構造を達成することに適する、ある特定のタイプの共振器デバイスは、積層型の共振器デバイスである。これらの共振器デバイスは、積層配置における複数の誘電体層と、前記積層配置の外面に設けられる、かつ／又は前記誘電体層間に挟まれる導体層とを備える。これらの誘電体層及び導体層は、積層構造として設けられる。このタイプの既知の共振器デバイスでは、導体層は、積層配置の積層方向において２つの接地された導体層間に配置される。外側の２つの導体層と、これらの外側の導体層間に延在して１つ又は複数の誘電体材料層によりこれらから分離される中間の導体層とを備えるこの構造は、ストリップライン伝送線路を構成する。このようなストリップライン伝送線路では、電磁波は導体層が延在する方向で、さらには、共振器デバイスの「水平方向」と見なし得る積層された誘電体層が延在する方向で進む。ストリップライン伝送線路は、外側の導体層が外部導体として機能しかつ外部導体を構成し、中間の導体層が内部導体として機能しかつ内部導体を構成する（擬似）同軸伝送線路と見なすことができる。すなわち、ストリップライン伝送線路は（擬似）同軸特性を示す。これは、このようなストリップライン伝送線路が特定の内径及び特定の外径を有する同軸伝送線路と同一の特性インピーダンスを有し、それ故、ストリップライン伝送線路は、任意の（擬似）同軸伝送線路のように、有効内径及び有効外径を有する同軸伝送線路と同等であると見なされ得ることを意味する。]
[0005] 一般に、（擬似）同軸伝送は、誘電体材料により分離されて伝送線路沿いに基本的に同一の広がりを有して延在する１つ又は複数の電気的に接続された第１の導体及び１つ又は複数の電気的に接続された第２の導体を備える任意のマルチ導体伝送線路であり、この場合、第１の導体は内部導体として機能し、第２の導体は外部導体として機能する。上述のストリップライン伝送線路と同様に、このような伝送線路は（擬似）同軸特性を有し、かつ特定の内径及び特定の外径を有する同軸伝送線路と同一の特性インピーダンスを有し、それ故、これらは、有効内径及び有効外径を有する同軸伝送線路と同等であると見なすことができる。二線式伝送線路は、既に、接地線が外部導体として機能し、信号伝送線が内部導体として機能する（擬似）同軸伝送線路を構成していることに留意されたい。従って、このアプリケーションにおいて、（擬似）同軸伝送線路は上述のように構成されたマルチ導体伝送線路である。好ましくは、これらのマルチ導体伝送線路は、１つの第２の導体が少なくとも部分的に、又は完全に第１の導体を包囲するように、又は第１の導体の周囲に２つ以上の第２の導体が分離されて存在するように構成される。一般に、標準的な同軸伝送線路の場合のように、第１の導体は第２の導体から電気的に絶縁される。しかしながら、後述するように、このアプリケーションの（擬似）同軸伝送線路は一方の端で短絡される。]
先行技術

[0006] 米国特許第５，７１９，５３９号明細書。
米国特許第６，９６５，２８４号明細書。
米国特許第６，０２０，７９８号明細書。
米国特許第６，３４６，８６６号明細書。
米国特許第５，９４５，８９２号明細書。]
発明が解決しようとする課題

[0007] 共振器デバイスのこの特定の実装とは無関係に、共振器の一般的な１つのタイプは４分の１波長共振器であり、この場合、４分の１波長の長さを有する任意タイプの伝送線路の一片が一方の端で短絡され、もう一方の端は開放されるように駆動されて所望される共振が達成される。実際には、このような共振器は必ず４分の１波長より短いが、その理由は、開端に必ず存在するフリンジ電磁界に起因して回路を理想的には実現できず、それ故、回路がキャパシタとして作用することにある。伝送線路の長さのさらなる短縮は、開端におけるキャパシタンスを増大することによって達成することができる。伝送線路をさらに短縮するために、４分の１波長共振器は、異なる特性インピーダンスＺ１及びＺ２を有する２つの異なるセクションを有していて低いインピーダンスのセクションが短絡端に設けられ、高いインピーダンスのセクションが開路端に設けられる伝送線路を備えて構成されてきた。これらの共振器は、一般にステップインピーダンス共振器（ＳＩＲ）という。単純化された等価ＬＣ共振器モデルでは、短絡された高インピーダンスセクション１は、インダクタンス



を有するインダクタと見なすことができる。ここで、β１は伝搬定数の位相項であり（β１＝２π／λ１、λ１は所定の伝送線路の波長である。）、ｌ１はそのセクションの長さであり、ωは角周波数である。また、開路の低インピーダンスセクション２は、キャパシタンス



を有するキャパシタと見なすことができる。ここで、Ｙ２＝１／Ｚ２は特性アドミタンスであり、β２は伝搬定数の位相項であり、ｌ２はそのセクションの長さである。従って、十分に大きいＬ値を達成するためには、そのセクションのインピーダンスＺ１は大きいものであるように選択されなければならず、十分に大きいＣ値を達成するためには、アドミタンスＹ２は大きいものであるように選択されなければならない。]
[0008] 例えば十分に確立されている低温同時焼成セラミックス（ＬＴＣＣ）のプロセスを用いることにより製造される上述の積層型共振器デバイスの場合、ストリップラインは、例えば、誘電体層基板上に導体薄層をプリントし、続いてこれらの層を積層して焼結することによって実現される。現時点では、一般的なＬＴＣＣプロセスの場合、導体層の厚さは１０μｍから２０μｍまでに制限されている。従って、ストリップラインの特性インピーダンスを制御するためには、一般に、中間の導体層の幅を変更しなければならない。現在、一般的なＬＴＣＣプロセスの場合、中間の導体層の最小幅は約８０μｍから１００μｍまでに制限されている。高インピーダンスのセクションを実現するためには、導体の幅は小さいものであるべきであり（すなわち、最小で例えば１００μｍ）、低インピーダンスのセクションを実現するためには、前記幅はより大きい値（例えば、６００μｍ）に設定されなければならない。このような共振器デバイスは、例えば、特許文献１に開示されている。]
[0009] ストリップラインセクションのインピーダンスの正確な値は、数値計算によって、並びに正確な方程式又は近似によって決定することができる。また、ストリップライン配置の大きさの影響も、これを有効内径Ｄｉ及び有効外径Ｄｏを有する同軸伝送線路と見なすことによって査定することができる。有効直径は、構造体の正確なジオメトリに関連づけられる。例えば、ストリップラインの幅が大きいほどＤｉは大きくなり、積層共振器デバイスの全体高さが低いほど、すなわち、外側の２つの導体層間の距離が短いほどＤｏは小さくなる。同軸伝送線路の特性インピーダンスは、



によって与えられる。ここで、Ｚｉは、



により与えられる誘電体材料の固有インピーダンスである。この近似から見なし得るように、特性インピーダンスは単に、内径に対する外径の割合の関数である。アプリケーションに依存して、現行のＬＴＣＣフィルタの高さは約８５０μｍであるが、さらに低い特性インピーダンス値をもたらすよりコンパクトな設計では、高さ４００μｍの低プロファイルフィルタも興味深い。さらに、共振器デバイスは体積が減少されることから、蓄電されるエネルギーは制限される。]
[0010] 挿入損失が低い帯域通過フィルタを実現するためには、対応する共振器の品質係数は可能な限り大きいものであるべきである。品質係数は、蓄電されるエネルギーの共振器損失に対する割合によって決定され、品質係数Ｑに寄与するものとしては、主に、次式



に従って導体の誘電損失及び導体損失が存在する。]
[0011] 一般に、適切に選択された誘電体材料の場合、誘電損失は導体損失より低く、すなわち、Ｑｃは全体的な品質係数を制限する。共振器の体積が増大されれば、誘電品質係数Ｑｄは同一のままであるが、構造体表面に対する体積の割合の増大に起因して導電品質係数Ｑｃは増大する場合がある。従って、全体的な品質係数を高めるためには、共振器の体積は大きいことが望ましい。]
[0012] 導体の品質係数は、さらに、ストリップライン配置の導体層内の電流分布によって影響される。内部ストリップライン導体の大きいアスペクト比（幅対高さの比）に起因して、電流は一般に導体の端部に集中される。しかしながら、品質係数を高めるためには、電流は、導体表面上により均一に分布されるべきである。特許文献２では、電流分布を均等にするために、内部ストリップライン導体中央上下の周辺誘電体材料よりも高い誘電定数を有する誘電体材料を配置することが示唆されている。特許文献３及び４には、内部ストリップライン導体を誘電体層内に埋め込むことによって内部ストリップライン導体の厚さが増大される別の手法が示唆されている。]
[0013] しかしながら、誘電体層の延在方向又は水平方向で延在するストリップライン伝送線路を含むこれらの従来技術による積層型デバイスでも、達成できる品質係数は限定的であり、品質係数を高めるための既知の対策は製造プロセスをさらに複雑にし、コストを追加する。]
[0014] 特許文献５は、複数の誘電体層を含むラミネートの内部に第１のキャパシタ電極層、第２のキャパシタ電極層及び接地電極層が同じ順序で配置される積層型のＬＣ共振デバイスを開示している。これらの導体層は、誘電体層の少なくとも１つによって互いから分離される。第１のキャパシタ電極は、積層構造の横側面上に１つの層として設けられる外部接地電極に電気的に接続される。２つの導電性ビアホールは、接地電極層と第１のキャパシタ電極層との間を積層構造の積層方向で（これは、共振デバイスの「垂直方向」と見なされてもよい。）延在し、接地電極層と第１のキャパシタ電極層とを電気的に相互接続する。さらに、接地電極と第２のキャパシタ電極層との間には、１つの導電性ビアホールが積層構造の積層方向で延在し、接地電極と第２のキャパシタ電極層とを電気的に相互接続する。これらのビアホールは、接地電極と第２のキャパシタ電極との間に延在する後者のビアホールがインダクタの導体を構成するように、すなわち、共振器のインダクタンスが集中される集中定数インダクタとなるように配置される。しかしながら、この引例は、伝送線路、具体的には（擬似）同軸伝送線路を備える共振器を含む共振器デバイスを開示しているわけではない。]
[0015] 本発明の目的は、積層型であり、伝送線路の形式、具体的には（擬似）同軸伝送線路の形式の共振器を含むコンパクトな共振器デバイスを提供することにあり、本共振器デバイスは、高い品質係数を有し、費用効果的に構成されることが可能である。さらに、本発明の目的は、このような共振器デバイスを備える帯域通過フィルタ等のコンパクトなＲＦデバイスを提供することにあり、本ＲＦデバイスは上述の特性を呈する。]
課題を解決するための手段

[0016] この目的は、下記の共振器デバイス、下記のＲＦデバイス及び下記の製造プロセスによって達成される。本発明の好ましい実施形態は、個々の従属クレームに記載されている。]
[0017] 従って、本共振器デバイスは、複数の誘電体層を含み、すなわち誘電体シートの形式の積層された複数の層による積層配置を備える。この積層配置は、積層方向、すなわち誘電体層に対して垂直の方向を画定する。なお、この場合、誘電体層に対して垂直である両方の方向が等しく積層方向という。本出願においては、誘電体層が延在する方向をまた「水平方向」といい、積層方向をまた「垂直方向」という。本共振器デバイスはさらに、短絡電極と、第１のキャパシタ電極と、第２のキャパシタ電極とを含む少なくとも１つの共振器を備える。これらの電極のそれぞれは、誘電体層のうちの１つの表面に設けられる導体材料による１層の少なくとも一部を備え、好ましくは前記少なくとも一部により構成される。従って、これらの導体層は全て、互いに対して、かつ誘電体層が延在する方向に対して平行な平面内、すなわち誘電体層により画定される平面に対して平行な平面内を延在する。導体層により形成される（本出願においてこの言及は、個々の層全体又はその一部により形成される、を意味する。）これらの電極はそれぞれ、その表面に個々の導体層が設けられる個々の誘電体層の表面の少なくとも一部を覆う。好ましい実施形態において、前記電極及び／又は導体層は、円形、楕円形、正方形、長方形、六角形又は多角形の形状を有する。積層された複数の層の積層配置は、上述の電極及び後述する他のコンポーネントを形成する誘電体層並びに導体層を含むものと見なすことができる。しかしながら、その全体構造は、複数の導体材料層が一体化される本体を形成する誘電体層の積層構造を備えるものと見なすことも可能である。]
[0018] このような各共振器においては、第２のキャパシタ電極（本明細書ではまた、第２のキャパシタ電極層という。）を形成する層が短絡電極（本明細書ではまた、短絡電極層という。）を形成する層及び第１のキャパシタ電極（本明細書ではまた、第１のキャパシタ電極層という。）を形成する層から分離されて配置され、それ故、積層方向又は垂直方向において、第２のキャパシタ電極を形成する層は、誘電体層のうちの少なくとも１つによって短絡電極を形成する層から分離され、第２のキャパシタ電極を形成する層は、誘電体層のうちの少なくとも１つによって第１のキャパシタ電極を形成する層から分離される。言い換えれば、積層方向では、誘電体層のうちの少なくとも１つが第２のキャパシタ電極と短絡電極との間に挿入され、誘電体層のうちの少なくとも１つが第１のキャパシタ電極と第２のキャパシタ電極との間に挿入される。]
[0019] さらに、このような共振器のそれぞれでは、短絡電極と第２のキャパシタ電極は、少なくとも部分的にかつ好ましくは完全に積層配置の内部を延在し短絡電極から第２のキャパシタ電極への電気経路を形成する第１の電気接続によって電気的に相互接続される。第１の電気接続は、連続する貫通孔の形式である少なくとも１つのビアホールを備える。このビアホールは、誘電体層のうちの１つ又はそれ以上に貫入し、貫通孔の両端間に電気接続を設けるように少なくとも部分的に誘電体材料で充填される。このようなビアホールは、好ましくは真っ直ぐな中心線に沿って延在し、例えば円形、楕円形、正方形、長方形又は多角形の断面形状を有する筒形状をしていてもよい。さらに、このようなビアホールは、誘電体層が延在する方向を横断する任意の方向（すなわち、例えば積層方向に対して斜め等の少なくとも部分的には積層方向）に延在してもよいが、誘電体層が延在する方向に対して垂直又は実質的に垂直（すなわち、積層方向）に延在することが好ましい。これらのビアホールのうちの１つ又はそれ以上は、短絡電極又は第２のキャパシタ電極から延在しかつこれらに直接に電気的に接続される。好ましくは、これらのビアホールのうちの１つ又はそれ以上は、短絡電極から延在しかつこれに直接に電気的に接続され、かつこれらのビアホールのうちの１つ又はそれ以上は、第２のキャパシタ電極から延在しかつこれに直接に電気的に接続される。この点において、第１の電気接続のビアホールは、短絡電極及び第２のキャパシタ電極の両方に接続されかつこれらから延在する１つ又は複数のビアホールを含んでも、含まなくてもよい。従って、後述するように、後者の好ましい形式においては、短絡電極から延在しかつこれに電気的に接続されるビアホール及び第２のキャパシタ電極から延在しかつこれに電気的に接続されるビアホールは、同一のビアホールであっても、誘電体層が延在する方向に互いからオフセットされる異なるビアホールであってもよい。]
[0020] さらに、このような共振器のそれぞれでは、短絡電極及び第１のキャパシタ電極は、第１の電気接続とは異なる第２の電気接続によって電気的に相互接続される。従って、個々の共振器に関して、第１及び第２の電気接続は共通部分を持たないか、少なくとも本質的には共通部分を持たない。]
[0021] 短絡電極、第１及び第２のキャパシタ電極及び第１及び第２の電気接続は、第１の電気接続及び第２の電気接続が合同で、かつ両者間の誘電体材料との組合せでλ／２００、好ましくはλ／１００、より好ましくはλ／５０からλ／５、好ましくはλ／８、より好ましくはλ／１０までの伝送線路の全体経路長さを有し、短絡電極と第２のキャパシタ電極との間を延在し、それ故、誘電体層を介して少なくとも部分的に積層方向又は垂直方向に延在する伝送線路を形成するように配置される。]
[0022] 伝送線路は、（擬似）同軸伝送線路と見なすことができる。最も単純な構造を構成する好ましい実施形態では、第１の電気接続は、この（擬似）同軸伝送線路の内部導体として機能し、第２の電気接続はその外部導体として機能する。しかしながら、後述するように、伝送線路がその経路に沿って異なるセクションを備える好ましい実施形態も存在し、この場合、一方のセクションでは、第１の電気接続が内部導体として機能し、第２の電気接続が外部導体として機能するのに対して、もう一方のセクションでは、第１の電気接続が外部導体として機能し、第２の電気接続が内部導体として機能する。好ましくは、伝送線路又はその１つのセクションにおける外部導体として機能する電気接続は、もう一方の電気接続を少なくとも部分的に包囲するように配置される。（擬似）同軸伝送線路の概説に関連して既に述べたように、これは、内部導体として機能する電気接続を少なくとも部分的に、かつ好ましくは完全に包囲する少なくとも１つの導電性コンポーネントを備える外部導体として機能する電気接続によって、又は、内部導体として機能する電気接続の周りに分離される２つ以上の導電性コンポーネントを備える外部導体として機能する電気接続によって実現することができる。前者の場合の例は、本体の側面上の導体材料によるプレーティングであり、後者の場合の例は、本体の反対の２側面上にメッキされる２つの導体層（ストリップライン配置に類似する。）、又は内部導体又はその組合せとして機能する電気接続のコンポーネントの周りに分離される２つ以上のビアホールである。]
[0023] いずれにしても、この伝送線路は、一方の端が短絡電極によって短絡され、反対の端が開路される。この端において、第１及び第２のキャパシタ電極は、上述の方法で伝送線路の長さの短縮を達成するために伝送線路を容量的に負荷するキャパシタを形成する。言い換えれば、伝送線路は、第１の電気接続及び第２の電気接続を伝送線路のこの端で短絡するように整えて配置される電極又は電気接続である短絡電極と、第１のキャパシタ電極及び第２のキャパシタ電極及びこれらの間の誘電体材料により形成される平板キャパシタとの間を延在する。平板キャパシタを形成するために、第１のキャパシタ電極及び第２のキャパシタ電極は、互いに対向しかつ重なり合う関係で配置される。第１及び第２のキャパシタ電極はそれぞれ、より大きい導体層の一部として設けられてもよい。この場合、第１及び第２のキャパシタ電極は、これらの層の重なり合う領域によって画定される。短絡電極、第１及び第２のキャパシタ電極及び第１及び第２の電気接続の相対的配置によって、本共振器は、１つの誘電体層又は複数の隣接する誘電体層を含む少なくとも１つのセクションを備え、第１の電気接続並びに第２の電気接続はこのセクションにおいて積層方向で、又は少なくとも部分的に積層方向で延在し、これにより、積層方向又は少なくとも部分的に積層方向で延在する伝送線路のセクションが形成される。]
[0024] 第１のキャパシタ電極、第２のキャパシタ電極及び／又は短絡電極がそれぞれ、連続する層として設けられる第１のキャパシタ電極層、第２のキャパシタ電極層及び短絡電極層の２つ以上の異なるかつ別々である分離された部分を含んでもよいこと、又は好ましくは前記部分により構成されてもよいことに留意されたい。この場合は、対応するキャパシタも２つ以上の異なる分離されたキャパシタと見なされてもよい。さらに、この配置の代替として、又はこの配置との組合せで、第１のキャパシタ電極層、第２のキャパシタ電極層及び／又は短絡電極層が、互いに直接は接続されない２つ以上の異なるかつ別々である分離された部分を備える不連続層として設けられることも可能である。これらの各部分又はその各一部は、それぞれ第１のキャパシタ電極、第２のキャパシタ電極及び短絡電極を形成してもよい。]
[0025] 任意の伝送線路の場合のように、特性インピーダンスを画定するキャパシタンス及び誘導性は特定のロケーション又は部分に集中されず、伝送線路の長さに沿って分散される。その結果、短絡電極、第１及び第２のキャパシタ電極及び第１及び第２の電気接続を含む伝送線路のコンポーネントは、動作中、積層方向又は少なくとも部分的に積層方向で延在する伝送線路の各セクションにおいて、すなわち、伝送線路の垂直な各セクションにおいて、電流が短絡電極から第２のキャパシタ電極の方向で低下するように配置されかつサイズを決定される。好ましくは、第１の電気接続の各ビアホール導体において、電流は、短絡電極から第２のキャパシタ電極の方向で低下する。]
[0026] この構造は、（擬似）同軸伝送線路の、すなわち対応する同軸伝送線路の有効外径Ｄｏを、誘電体層が延在する方向に延在するストリップライン伝送線路を有する従来技術による積層型共振器デバイスに比べて大幅に増大することができ、同時に小型設計も可能にするという優位点を有する。この方法では、有効外径の有効内径に対する割合を高めることができ、部分的にビアホールにより形成され、誘電体層が延在する方向を横断して延在する、かつ具体的には積層方向又は垂直方向に延在する伝送線路のより高い特性インピーダンス及びより高い誘電率値がもたらされる。さらに、共振器の体積も増大され、より高い品質係数がもたらされる。加えて、上述の従来技術デバイスによる内部ストリップライン導体層に比べてビアホール導体のアスペクト比を下げる可能性に起因して、電流はより均一に分散され、これにより、導体損失は低下し、品質係数はさらに高まる。ビアホール導体が有する筒形状が円形又は楕円形の断面形状を有する好ましい実施形態では、最大均質化を達成することができる。最終的には、積層構造内部の共振器又は共振器の一部を配置する際に、より大きい柔軟性が存在する。]
[0027] ある好ましい実施形態では、共振器デバイスの共振器のうちの少なくとも１つは、３つの電極が３つの異なる分離された層によって形成される（すなわち、各電極がこのような異なる層によって構成される、又はこのような異なる層の一部である。）ように構成され、第２のキャパシタ電極を形成する層は、積層方向で短絡電極を形成する層と第１のキャパシタ電極を形成する層との間に配置され、誘電体層のうちの少なくとも１つは、積層方向で３つの異なる分離された層の隣接するもの同士の間に配置される。さらに、このような各共振器について言えば、第１の電気接続は、積層方向で短絡電極と第２のキャパシタ電極との間に配置され、好ましくは完全に積層配置の内部を延在し、第１の電気接続の少なくとも１つのビアホールは、短絡電極と第２のキャパシタ電極との間の誘電体層のうちの１つ又はそれ以上に貫入する。例えば、第１の電気接続は、それぞれが短絡電極から第２のキャパシタ電極に延在する１つ又は複数のビアホールによって構成されてもよい。]
[0028] ある好ましい実施形態では、共振器デバイスの共振器のうちの少なくとも１つは、３つの電極が３つの異なる分離された層によって形成される（すなわち、各電極がこのような異なる層によって構成される、又はこのような異なる層の一部である。）ように構成され、第１のキャパシタ電極を形成する層は、積層方向で短絡電極を形成する層と第２のキャパシタ電極を形成する層との間に配置され、誘電体層のうちの少なくとも１つは、積層方向で３つの異なる分離された層の隣接するもの同士の間に配置される。さらに、このような各共振器について言えば、第１の電気接続は、積層方向で短絡電極と第２のキャパシタ電極との間に配置され、好ましくは完全に積層配置の内部を延在し、第１の電気接続の少なくとも１つのビアホールは、短絡電極と第２のキャパシタ電極との間の誘電体層のうちの１つ又はそれ以上に貫入する。例えば、第１の電気接続は、それぞれが短絡電極から第２のキャパシタ電極に延在する１つ又は複数のビアホールによって構成されてもよい。好ましくは、第１の電気接続は第１のキャパシタ電極層の周りを、又はこれを介して延在する。]
[0029] ある好ましい実施形態では、１つ、複数又は全ての共振器について、第２の電気接続は、積層配置の少なくとも１つの側面（積層配置の積層方向の端面を上面及び底面と見なす。）上に導体材料の層を備え、この層は、個々の短絡電極（例えば、個々の短絡電極を形成する層に）及び個々の第１のキャパシタ電極（例えば、個々の第１のキャパシタ電極を形成する層に）の両方に対して直接又は第２の電気接続の別の部分によって電気的に接続され、第１の電気接続の１つ又は複数のビアホール及び／又は誘電体層のうちの１つ又はそれ以上を貫通し、貫通孔の両端間に電気接続を設けるように少なくとも部分的に導体材料で充填される連続する貫通孔の形式である少なくとも１つのビアホールの垂直の延在方向に沿って延在し、このような各ビアホールは、個々の短絡電極（例えば、個々の短絡電極を形成する層に）及び個々の第１のキャパシタ電極（例えば、個々の第１のキャパシタ電極を形成する層に）の両方に直接又は第２の電気接続によって電気的に接続され、かつ少なくとも部分的に、第１の電気接続の１つ又は複数のビアホールの垂直の延在方向に沿って延在する。これにより、設計の高い柔軟性が可能になる。積層配置の側面上に１つ又は複数の層が存在する場合は、積層配置の反対側の両側面にこのような層を少なくとも２つ設けることが好ましい。２つ以上の共振器の場合、個々の第２の電気接続は、積層配置の１つ又は複数もしくは全ての側面上に導体材料による共通の層を備える、又は前記共通の層から成ることが好ましい。第１のキャパシタ電極及び短絡電極が異なる導体層によって形成される共振器の場合、積層配置の側面上のこのような導体層又はこのようなビアホールは、好ましくは短絡電極を形成する層と第１のキャパシタ電極を形成する層との間を延在する。なお、１つ、複数又は全ての共振器に関して、第２の電気接続の代わりに、又は第２の電気接続に加えて第１の電気接続が直前に述べた方式で積層配置の少なくとも１つの側面上に導体材料による１層を備える好ましい実施形態も存在する。]
[0030] ある好ましい実施形態では、１つ、複数又は全ての共振器に関して、第１の電気接続は、同一の誘電体層に貫入しかつ好ましくは互いに対して平行に短絡電極と第２のキャパシタ電極との間の第１の電気接続に沿って電気経路の一部又は全体を延在する少なくとも２つのビアホールを備える。この構造は、個々のビアホール間の距離がインダクタンスに寄与することに起因して、有効内径全体に与えるビアホールの直径の製造公差の影響が低減されるという優位点を有する。しかしながら１つの欠点は、有効内径のサイズがより長く、誘導性が低減されることにある。]
[0031] 好ましい実施形態において、共振器のうちの少なくとも１つの伝送線路は、短絡電極から第２のキャパシタ電極までのその経路に沿って２つの異なる長手方向の伝送線路セクションを備える。このような各伝送線路セクションにおいて、第１の電気接続及び／又は第２の電気接続は、個々のセクションの全体の長手の延在方向に沿って延在する、すなわち伝送線路の経路沿いの個々のセクションの全体の延在方向に沿って延在する少なくとも１つのビアホールを備える。言い換えれば、このような各伝送線路セクションは完全に誘電体層のうちの１つを介して、又は誘電体層の複数の隣接するものを介して延在し、このような各伝送線路セクションは少なくとも１つのビアホールを第１の電気接続の一部として、かつ／又は少なくとも１つのビアホールを第２の電気接続の一部として備え、前記ビアホールは、少なくとも部分的に積層方向で、好ましくは積層方向で、完全に個々の誘電体層又は複数の誘電体層を介して延在する。この理由により、これらの２つの伝送線路セクションは垂直伝送線路セクションと称されてもよい。このような伝送線路を有する共振器はそれぞれ、特性インピーダンスが２つの伝送線路セクションで異なるように配置される。異なる特性インピーダンスは、好ましくは、２つのセクション内の誘電体層のうちの１つ又はそれ以上を異なる物質で準備することによって、かつ／又は２つのセクションにおいて第１の電気接続及び／又は第２の電気接続を異なる配置にすることによって達成される。]
[0032] このような実施形態の場合、２つの垂直伝送線路セクションは、積層構造の一方の端面から積層構造の反対側の端面の方向で順次、積層構造を積層方向に対して垂直な側面から見ると２つの垂直伝送線路セクションが重ならないように配置されてもよい。このような配置は、「直線」配置と称されてもよい。或いは、前記２つの垂直伝送線路セクションは、積層構造を積層方向に対して垂直な側面から見ると互いに部分的又は完全に重なってもよく、短絡電極から第２のキャパシタ電極に伝送線路の経路を辿る際に、２つの伝送線路セクションのうちの一方が積層構造の２つの端面のうちの第１の端面から積層構造の２つの端面のうちの第２の端面の方向で横断され、２つの伝送線路セクションのうちのもう一方が積層構造の第２の端面から積層構造の第１の端面の方向で横断されるように配置されてもよい。２つの垂直伝送線路セクションが部分的又は完全に入れ子にされていると称されてもよいこのような配置は、「折り畳み」配置と称されてもよい。後に明らかとなるように、このような折り畳み配置は、第１の電気接続及び／又は第２の電気接続が、第１の部分において短絡電極から積層構造の２つの端面の一方に向かって延在し、次に、もう１つの部分において逆戻りして積層構造の２つの端面のもう一方に向かって延在することを要求する。]
[0033] このような１つの折り畳み配置において、２つの垂直伝送線路セクションの一方における第１の電気接続の少なくとも１つのビアホール及び２つの垂直伝送線路セクションのもう一方における第１の電気接続の少なくとも１つのビアホールは、誘電体層のうちの１つの表面に設けられる共通の導電性相互接続層に直接に電気的に接続され、この共通の相互接続層の同一の表面から延在する。この実施形態において、２つの垂直伝送線路セクションにおける第２の電気接続は、上述のような積層配置の少なくとも１つの側面上の導体材料層のように、又は１つ又は複数の共通のビアホールのように、１つ又は複数の共通素子によって少なくとも部分的に形成されてもよい。]
[0034] 別のこのような折り畳み配置では、２つの垂直伝送線路セクションの一方において、第１の電気接続の少なくとも一部が外部導体となるように配置され、第２の電気接続の少なくとも一部が内部導体となるように配置され、これに対して２つの垂直伝送線路セクションのもう一方では、第１の電気接続の少なくとも一部が内部導体となるように配置され、第２の電気接続の少なくとも一部が外部導体となるように配置される。例えば、第２の電気接続は、第１の電気接続の１つ又は複数の内部ビアホールの周りに分離配置され、第１の電気接続の複数の外部ビアホールによって包囲される１つ又は複数のビアホール、及び／又は積層構造の反対側の２つの側面上に配置され、第１の電気接続の一部である少なくとも２つの導体材料層を備えてもよい。この配置において、第１の電気接続の外部ビアホール及び／又は層の少なくとも一部は第１の垂直伝送線路セクションにおける外部導体を構成し、この場合、第２の電気接続のビアホールの少なくとも一部が内部導体を構成し、第２の電気接続のビアホールの少なくとも一部は第２の垂直伝送線路セクションにおける外部導体を構成し、この場合、第１の電気接続の１つ又は複数の内部ビアホールの少なくとも一部が内部導体を構成する。]
[0035] いずれにしても、折り畳み配置において、短絡電極及び第１のキャパシタ電極は、好ましくは同一の誘電体層の同一の面上に、すなわち共通平面に配置される。これは、製造プロセスを単純にする。製造プロセスをさらに単純にするためには、短絡電極及び第１のキャパシタ電極が共通の導体層によって形成されること、すなわち、この共通の導体層の一部になることが好ましい。この場合、第１のキャパシタ電極は第２のキャパシタ電極によって画定され、共通の導体層の第２のキャパシタ電極と重なる部分が第１のキャパシタ電極となり、共通の導体層の第１のキャパシタ電極を除いた第１及び第２の電気接続間に短絡を確立する部分が短絡電極になる。]
[0036] 当然ながら、上述の例では、３つ以上の垂直伝送線路セクションが存在してもよく、その全てが異なる特性インピーダンスを有し、又はそのうちの幾つかが他とは異なる特性インピーダンスを有する。]
[0037] ある好ましい実施形態では、１つ、複数又は全ての共振器に関して、第１の電気接続は第１のビアホールセクションと、それとは異なる第２のビアホールセクションとを備え、各セクションは１つ又は複数のビアホールによる特徴のある配置から成る。言い換えれば、第１の電気接続は、それぞれがビアホールのうちの１つ又はそれ以上から成る２つの異なるセクションを備え、これらの２セクションは第１の電気接続の電気経路に沿って重なり合わない。第１のビアホールセクションは、第１の電気接続の電気経路に沿って短絡電極寄りに配置され、第２のビアホールセクションは、第１の電気接続の電気経路に沿って第２のキャパシタ電極寄りに配置される。伝送線路全体のセクションのうちで第１のビアホールセクションがその一部を成すセクションにおいて、伝送線路の特性インピーダンスは、伝送線路全体のセクションのうちで第２のビアホールセクションがその一部を成すセクションの特性インピーダンスとは異なり、それ故、これらの２つのビアホールセクションは、異なる物理特性を有しかつ誘電体層のうちの１つ、又は複数の隣接する誘電体層上を少なくとも部分的に積層方向又は垂直方向で延在する２つの異なる伝送線路セクションを画定する。上述の例と同様に、これらの異なる２つの伝送線路セクションは異なる垂直伝送線路セクションと称されてもよい。]
[0038] この実施形態において、第１のビアホールセクションがその一部である伝送線路セクションの特性インピーダンスは、第２のビアホールセクションがその一部である伝送線路セクションの特性インピーダンスより低いことがさらに好ましい。この構造は、上述のステップインピーダンス共振器の場合のように、伝送線路の長さをさらに短縮できるという優位点を有する。]
[0039] 異なる特性インピーダンス値は、第１のビアホールセクションにより貫入される誘電体層のうちの少なくとも幾つかが第２のビアホールセクションにより貫入される誘電体層とは異なる誘電定数を有する、と規定することによって達成されてもよい。この場合は、互いに端同士で直接接続される２つのビアホールによる少なくとも１つのペアが存在してもよく、２つのビアホールのうちの一方は第１のビアホールセクションに属し、２つのビアホールのうちのもう一方は第２のビアホールセクションに属する。このような各ペアでは、２つのビアホールは単一のビアホールの一部であると見なされる可能性もある。すると、このような単一のビアホールの異なる部分はそれぞれ、第１及び第２のビアホールセクションに属することになる。共振器デバイスの一部におけるより低い誘電定数は、結果的にこの一部における相対波長を増大し、それ故、共振器デバイスの高さを増大するが、より良いスプリアス性能は誘電定数の適切な選択によって達成されてもよい。]
[0040] 代替的に、又は追加的に、異なる特性インピーダンス値は、第１のビアホールセクション及び第２のビアホールセクションのビアホールがそれぞれ、誘電体層のうちの１つの表面に導体材料層として、又はこのような層の一部として設けられる共通の相互接続層で終わり、かつ前記相互接続層によって電気的に相互接続される、と規定することによって達成されてもよい。２つのビアホールセクションは、共通する相互接続層の同一の表面又は異なる表面から延在してもよく、従って、導体材料層を追加して設けなければならない。この配置では、第１のビアホールセクションにおける１つ又は複数のビアホールの数、サイズ及び／又は配置を、第２のビアホールセクションにおける１つ又は複数のビアホールとは相違して選択することが可能である。]
[0041] 後者の場合は、第１のビアホールセクションの１つ又は複数のビアホールが、第２のビアホールセクションの１つ又は複数のビアホールから水平方向に位置合わせされない、又は水平方向に変位されないことが特に好ましい。これらの２つのビアホールセクションは、２つのビアホールセクションにおけるビアホールが第２の電気接続に対して異なる位置を有することに起因して、既に異なる特性インピーダンスを有する。ある実施形態では、第１及び第２のビアホールセクションはそれぞれ、１つのビアホールから成ってもよい。一般に、第１のビアホールセクションは第２のビアホールセクションより少ない、又は多いビアホールから成ってもよく、第１のビアホールセクションの全てのビアホールが同一の誘電体層に貫入し、第２のビアホールセクションの全てのビアホールが同一の誘電体層に貫入する。例えば、第１のビアホールセクションが１つのビアホールから成り、第２のビアホールセクションが同一の誘電体層に貫入する２つのビアホールから成ってもよく、又は、第２のビアホールセクションが同一の誘電体層に貫入する２つのビアホールから成り、第１のビアホールセクションが１つのビアホールから成ってもよい。]
[0042] この配置は、例えばＬＴＣＣの燃焼プロセスの間である製造中の誘電体層のより大きい位置的製造公差及びより大きい収縮を見込む、という優位点を有する。さらに、誘電体シートが延在する方向で積層方向に対して垂直に延在する共通の相互接続層も誘導性に寄与し、誘電体層が延在する方向で延在する伝送線路セクションを構成することに起因して、所定の高さの積層配置において、完全にビアホールから成る第１の電気接続よりも高いインダクタンスをもたらすことが可能である。]
[0043] 第１及び第２のビアホールセクション間に共通の相互接続層を含む共振器を備える任意の実施形態では、このような共振器の第１及び第２のビアホールセクションは、共通の相互接続層の同一の表面から延在してもよい。このような配置は、第１の電気接続が共通の相互接続層で逆戻りすることから、「折り畳み」配置と見なすことができる。従って、インダクタンスは、共通の相互接続層のない実施形態よりも増大されることがあり、この場合は、同時に積層配置の高さが低減される。しかしながら、複数の結合されたこのような共振器を共通の積層構造内に配置する際の柔軟性は低下されることがある。この折り畳み配置は先に既に述べた折り畳み配置の一例であり、同一の優位点を有する。折り畳み配置の特定のバージョンでは、第１のキャパシタ電極及び短絡電極は、同一の導体層の分離された部分である。]
[0044] なお、直前に述べた方法で配置される第１のビアホールセクション及びそれと異なる第２のビアホールセクションを有する第１の電気接続を準備することに加えて、又はその代替として、第２の電気接続も、同様にして配置される第１のビアホールセクション及びそれと異なる第２のビアホールセクションを備えてもよい。一方が積層構造の側面上の少なくとも１つの導体層で置換されてもよいこれらの２つのビアホールセクションは、異なる特性インピーダンスを有する２つの垂直伝送線路セクションが画定されるようにして同様に準備されてもよい。]
[0045] ある好ましい実施形態において、共振器は２つ以上の共振器を備え、そのそれぞれが上述のように構成されてもよい。]
[0046] この実施形態の好ましいバージョンでは、共振器デバイスは、隣り合わせに配置される少なくとも３つの共振器を備えるが、誘電体層が延在する方向において、これらの少なくとも３つの共振器は一直線に配置されない。この非直線的配置はコンパクトな構造を見込み、共振器間の選択的な相互結合の準備を容易にする。例えば、３つの共振器は三角形構造に配置されてもよく、４つの共振器は長方形又は正方形構造に配置されてもよい。]
[0047] 有利には、共振器デバイスの２つ以上又は全ての共振器に関して、個々の短絡電極は共通の導体層によって形成され（すなわち、共通の導体層の少なくとも個々の部分であり）、かつ／又は個々の第１のキャパシタ電極は共通の導体層によって形成され、好ましくは共通の導体層の別々の異なる部分である。いずれにしても、このような共通の導体層は、積層配置の外側に設けられてもよい。このような配置は、個々の第１のキャパシタ電極及び個々の短絡電極がそれぞれ共通の電位で存在することを確実にし、第１のキャパシタ電極及び／又は短絡電極用に単一の層を準備するだけでよいことに起因して製造プロセスを容易にする。さらに、横方向の外部導体と、個々の短絡電極と第１のキャパシタ電極との間の個々の第２の電気接続の一部であってもよいビアホール導体とを接続することも特に容易である。]
[0048] 個々の短絡電極が共通の導体層によって形成され、個々の第１のキャパシタ電極が共通の導体層及び好ましくは前記共通の導体層の別々の異なる部分によって形成される２つの共振器から成る少なくとも１つのグループが存在する場合、有利には、誘電体層が延在する方向で前記グループの２つの共振器間に第３の、又は中間の共振器が配置されることが可能である。この中間の共振器に関しては、短絡電極は、グループの２つの共振器の第１のキャパシタ電極を形成する共通の導体層によって形成され、第１のキャパシタ電極は、グループの２つの共振器の短絡電極を形成する共通の導体層によって、好ましくはこの共通の導体層の別々の異なる部分によって形成される。これにより、グループの２つの共振器及び中間の共振器がインターデジタル型共振器の配置を形成する。]
[0049] 少なくとも２つの共振器を有する共振器デバイスの場合、これらの少なくとも２つの共振器は、積層方向で上下に配置されかつ電磁的に結合される２つの共振器から成る少なくとも１つのグループを備えてもよい。このような共振器デバイスは、当然ながら、積層方向に、隣り合わせに配置される共振器しか含まない共振器デバイスの少なくとも２倍の厚さを有する。しかしながら、複数の共振器間に装置を結合する際には、さらなる柔軟性を達成することが可能である。]
[0050] 少なくとも２つの共振器を有する共振器デバイスの場合、本共振器デバイスは、好ましくは隣り合わせに配置されかつ互いに誘導結合されるように配置される２つの共振器から成る少なくとも１つのグループを備えてもよい。]
[0051] このような誘導結合は、例えば、第１の電気接続のビアホールの少なくとも一部同士が互いに十分に近接して配置されれば実行される。このような結合は、有利には、個々の２つの共振器間に設けられる１つ又は複数の結合調節用ビアホールによって調節されてもよい。このような各結合調節用ビアホールは、誘電体層の少なくとも幾つかに貫入する連続的な貫通孔の形式で設けられ、貫通孔の両端間に電気接続を設けるように少なくとも部分的に導体材料で充填される。このような各結合調節用ビアホールの一方の端は、２つの共振器の２つの短絡電極に電気的に接続され、このような各結合調節用ビアホールのもう一方の端は、２つの共振器の２つの第１のキャパシタ電極に電気的に接続される。代替的に、又は追加的に、この結合は、２つの共振器の第１のキャパシタ電極がそれぞれ個々の第２のキャパシタ電極の中心からオフセットされる少なくとも１つのビアホールセクションを備える、と規定することによって適合化されることが可能であり、前記２つのビアホールセクションは、第２のキャパシタ電極の中心よりも互いに近接するように配置される。言い換えれば、第１の電気接続の少なくとも１つのビアホールセクション、又は、第１の電気接続が短絡電極と第２のキャパシタ電極との間の距離全体を延在する１つ又は複数のビアホールにより構成される場合、２つのビアホールは、互いの方向に向かって、又は互いから離れて移動して結合を選択的に調節する。]
[0052] 誘導結合はさらに、結合ループを個々の２つの共振器間に配置することによって実行又は強化されてもよい。この結合ループは、短絡電極又は第１のキャパシタ電極から延在し誘電体層のうちの少なくとも幾つかに貫入する連続する貫通孔の形式で設けられ、前記貫通孔の両端間に電気接続を設けるように少なくとも部分的に導体材料で充填される２つのビアホールと、誘電体層の表面上に設けられる導電性の相互接続層とを備える。結合ループの２つのビアホールのそれぞれは、２つの共振器のうちの一方の第１の電気接続のビアホール部分として、又は別個のビアホールとして構成される。]
[0053] さらに、誘導結合は、個々の２つの共振器がそれらの第１の電気接続内に共通のビアホールセクションを備える、と規定することによって実行又は強化されてもよい。]
[0054] 誘導結合はさらに、誘電体層が延在する方向で２つの共振器間に結合調節素子を設けることによって適合化されてもよく、この結合調節素子は、誘電体層のうちの少なくとも幾つかに貫入する連続する貫通孔の形式であり前記貫通孔の両端間に電気接続を設けるように少なくとも部分的に導体材料で充填されるビアホールから成り、前記ビアホールは、２つの共振器の第１のキャパシタ電極を形成する共通の導体層と、積層方向で２つの共振器の第２のキャパシタ電極と２つの共振器の短絡電極との間に配置される導体材料層との間を完全に延在しかつこれらに電気的に接続される。十分に広い面積を有しかつ２つの共振器の短絡電極を形成する共通層に十分に近接して設けられる後者の導体材料層の場合には、結果的に上述のインターデジタル型配置が生じることに留意されたい。]
[0055] 少なくとも２つの共振器を有する共振器デバイスの場合、共振器デバイスは、好ましくは隣り合わせに配置されかつ互いに容量結合されるように配置される２つの共振器から成る少なくとも１つのグループを備えてもよい。]
[0056] このような容量結合は、誘電体層のうちの１つの表面上に設けられる導体材料の１つ又は複数の結合層によって実行されてもよく、前記１つ又は複数の結合層は、積層方向から見ると、２つの共振器の少なくとも一方の第２のキャパシタ電極と部分的に重なり合い、かつ積層方向で前記第２のキャパシタ電極から分離される。２つの共振器の一方の第２のキャパシタ電極と重なる結合層の部分、及びこのような第２のキャパシタ電極の対応する部分は、結合層と個々の第２のキャパシタ電極との間の容量結合を実行するキャパシタを形成する。ある実施形態では、結合層の少なくとも１つは、２つの共振器の一方の第２のキャパシタ電極の一部によって形成される。別の実施形態では、結合層の少なくとも１つは、２つの共振器の第２のキャパシタ電極とは異なる追加の層によって形成される。後者の場合は、それぞれが２つの共振器の第２のキャパシタ電極とは異なる追加の層によって形成される２つの結合層が設けられ、これらの２つの結合層は、積層方向に互いから分離される。]
[0057] 上述の共振器デバイスは、例えばデュプレクサ又は帯域通過フィルタ等のＲＦデバイスの一部であってもよい。この場合、共振器デバイスには容量又は誘導入力カップリング及び容量又は誘導出力カップリングが装備される。]
[0058] 本発明の共振器デバイスは、下記のステップを含む方法によって製造されてもよい。誘電体材料で製造される複数のシートが準備される。少なくとも１つの短絡電極、少なくとも１つの第１のキャパシタ電極及び少なくとも１つの第２のキャパシタ電極が、誘電体シートのうちの１つの表面の一部上に導体材料層を蒸着することによって準備される。第１の電気接続のビアホール、及び任意選択として第２の電気接続又は任意の結合手段のビアホールが、誘電体層のうちの少なくとも幾つかを介して貫通孔を打ち抜き、又はレーザドリル加工を行い、貫通孔の内面を導体材料でメッキすることによって準備される。誘電体シートが様々な導体層と共に積み重ねて積層構造形状にされ、共振器デバイスが形成される。積層加工は、低温同時焼成セラミックス（ＬＴＣＣ）プロセスによって実行されてもよい。]
図面の簡単な説明

[0059] 唯一の共振器を備える共振器デバイスを示す略側断面図である。
図１ａの共振器デバイスを示す略平面図である。
図１ａの共振器デバイスを示す異なる略側断面図である。
唯一の共振器を備える共振器デバイスの別の実施形態を示す略平面図である。
伝送線路が異なる特性インピーダンスを有する２つの異なるセクションを有する、唯一の共振器を備える共振器デバイスの別の実施形態を示す略側断面図である。
図３ａの共振器デバイスを示す略平面図である。
図３ａの共振器デバイスを示す異なる略側断面図である。
伝送線路が折り畳み構造で配置され、これにより、異なる特性インピーダンスを有する２つの異なるセクションが実現される、唯一の共振器を備える共振器デバイスの別の実施形態を示す略平面図である。
図４ａの共振器デバイスを示す略側断面図である。
唯一の共振器を備え、折り畳み構造に配置された伝送線路を有する共振器デバイスの別の実施形態を示す略平面図である。
図５ａの共振器デバイスを示す略側断面図である。
伝送線路が異なる特性インピーダンスを有する２つの異なるセクションを有する、唯一の共振器を備える共振器デバイスの別の実施形態を示す略平面図である。
図６ａの共振器デバイスを示す略側断面図である。
図６ａ及び図６ｂの実施形態の変形例を示す略平面図である。
図７ａの共振器デバイスを示す略側断面図である。
図６ａ及び図６ｂの実施形態の変形例を示す略平面図である。
図８ａの共振器デバイスを示す略側断面図である。
伝送線路が異なる特性インピーダンスを有する２つの異なるセクションを有する、唯一の共振器を備える共振器デバイスの別の実施形態を示す略側断面図である。
誘導結合された２つの隣接する共振器を備える共振器デバイスの一実施形態を示す略側断面図である。
図１０ａの共振器デバイスを示す略平面図である。
２つの共振器の各伝送線路が異なる特性インピーダンスを有する２つの異なるセクションを有しかつ図３ａから図３ｃに示す共振器と同様に配置される、誘導結合された２つの隣接する共振器を備える共振器デバイスの別の実施形態を示す略側断面図である。
図１１ａの共振器デバイスを示す略平面図である。
図１１ａ及び図１１ｂに示す実施形態に類似するが、誘導結合され直線構造に配置される４つの隣接する共振器を備える共振器デバイスの別の実施形態を示す略側断面図である。
図１２ａの共振器デバイスを示す略平面図である。
図１２ａ及び図１２ｂに示す実施形態に類似するが、隣接する共振器を３つしか備えず、前記共振器は誘導的かつ容量的に結合され非直線構造に配置される、共振器デバイスの別の実施形態を示す略側断面図である。
図１３ａの共振器デバイスを示す略平面図である。
誘導結合される２つの隣接する共振器を備え、これらの２つの共振器間に結合調節用ビアホールが配置される、共振器デバイスの別の実施形態を示す略側断面図である。
図１４ａの共振器デバイスを示す略平面図である。
誘導結合される２つの隣接する共振器を備え、これらの２つの共振器間に結合ループが配置される、共振器デバイスの別の実施形態を示す略側断面図である。
図１５ａの共振器デバイスを示す略平面図である。
図１５ａ及び図１５ｂの実施形態の変形例を示す略側断面図である。
図１６ａの共振器デバイスを示す略平面図である。
図１６ａ及び図１６ｂの実施形態の変形例を示す略側断面図である。
図１７ａの共振器デバイスを示す略平面図である。
誘導結合された図５ａ及び図５ｂに示す共振器のうちの２つを備える、共振器デバイスの別の実施形態を示す略側断面図である。
図１８ａの共振器デバイスを示す略側断面図である。
図１５ａ及び図１５ｂの実施形態の別の変形例を示す略側断面図である。
図１９ａの共振器デバイスを示す略平面図である。
図１４ａ及び図１４ｂに示す実施形態に類似し、２つの隣接する共振器間に配置されるビアホールが互いにオフセットされる２つのセクションを備える、共振器デバイスの一実施形態を示す略平面図である。
図２０ａの共振器デバイスを示す略側断面図である。
誘導結合される２つの隣接する共振器を備え、これらの２つの共振器の第１の電気接続が共通のビアホールを備える、共振器デバイスの別の実施形態を示す略側断面図である。
図２１ａの共振器デバイスを示す略平面図である。
誘導結合される２つの隣接する共振器を備え、これらの２つの共振器間に結合調節素子が配置される、共振器デバイスの別の実施形態を示す略側断面図である。
図２２ａの共振器デバイスを示す略平面図である。
誘導結合されインターデジタル構造で直線的に配置される３つの隣接する共振器を備える共振器デバイスの一実施形態を示す略側断面図である。
図２３ａの共振器デバイスを示す略平面図である。
容量結合される２つの隣接する共振器を備える共振器デバイスの一実施形態を示す略側断面図である。
図２４ａの共振器デバイスを示す略平面図である。
図２４ａ及び図２４ｂの共振器デバイスの変形例を示す略側断面図である。
図２５ａの共振器デバイスを示す略平面図である。
図２５ａ及び図２５ｂの共振器デバイスの別の変形例を示す略側断面図である。
図２６ａの共振器デバイスを示す略平面図である。
図２５ａ及び図２５ｂの共振器デバイスの別の変形例を示す略側断面図である。
図２７ａの共振器デバイスを示す略平面図である。
図２４ａ及び図２４ｂに示す実施形態に類似するが、容量結合され直線構造に配置される３つの隣接する共振器を備える、共振器デバイスの別の実施形態を示す略側断面図である。
図２８ａの共振器デバイスを示す略平面図である。
図２８ａ及び図２８ｂに示す共振器デバイスを示す略等価回路である。
誘導的並びに容量的に結合され長方形構造で非直線的に配置される４つの隣接する共振器を備える、共振器デバイスの一実施形態を示す略側断面図である。
図３０ａの共振器デバイスを示す略平面図である。
三角形構造に配置された３つの容量結合された共振器のカスケード式トリプレットを備える、共振器デバイスの一実施形態を示す略平面図である。
図３１の共振器デバイスを示す略立面図である。
図３１及び図３２の共振器デバイスを示す略分解図である。
誘導的並びに容量的に結合され図３１から図３３に示す実施形態に類似する三角形構造に配置された３つの隣接する共振器を備える、共振器デバイスの別の実施形態を示す略側断面図である。
図３４ａの共振器デバイスを示す略平面図である。
図３４ａ及び図３４ｂの共振器デバイスを示す略立面図である。
図３４ａ、図３４ｂ及び図３５の共振器デバイスを示す略分解図である。
唯一の共振器を備えかつ伝送線路を装荷するための多層キャパシタを有する、共振器デバイスの別の実施形態を示す略平面図である。
図３７ａの共振器デバイスを示す略側断面図である。
唯一の共振器を備える共振器デバイスの別の実施形態を示す略平面図である。
図３８ａの共振器デバイスを示す略側断面図である。
唯一の共振器を備える共振器デバイスの別の実施形態を示す略平面図である。
図３９ａの共振器デバイスを示す略側断面図である。] 図１０ａ 図１１ａ 図１１ｂ 図１２ａ 図１２ｂ 図１３ａ 図１４ａ 図１４ｂ 図１５ａ 図１５ｂ
実施例

[0060] 以下、図面を参照して、本発明の好ましい例示的実施形態についてさらに詳しく述べる。複数の図面を通じて、類似する部分及び対応する部分は同一の参照符号で示す。]
[0061] 図１ａには、唯一の共振器２を備える共振器デバイス１が略側断面図で示されている。同共振器デバイス１は、図１ｂにおいて略平面図で示され、図１ｃにおいて断面端面図で示されている。共振器デバイス１は、誘電体材料で製造されて互いの上に積み重ねられ合わせて積層された複数のシート３ａ、３ｂを含む積層構造３を備える。シート３ａ、３ｂが積層構造の層を構成するこの積層構造３は、共振器デバイスの本体として、又は後述する共振器２の本体又は基板コンポーネントが組み込まれる、又は埋め込まれる基板として見なすことができる。なお、シート３ａ及び／又はシート３ｂは、互いの上に積み重ねられ合わせて積層され、結果的に３つ以上の層を有する積層構造３になる複数の誘電体シートによって置き替えられてもよい。いずれにしても、この積層構造は、一方の終端誘電体シートから反対側の終端誘電体シートへの積層方向を画定する。これらの２つの終端シートは、それぞれ本体の上部及び底部と見なすことができ、本体の残りの表面は横面又は側面と見なすことができる。この例示的実施形態では、積層構造は立体形状を有し、それ故、底面、上面及び４つの側面を有する。] 図１ａ 図１ｂ 図１ｃ
[0062] 上面上及び底面上には、それぞれその表面全体を覆う例えば銀等の導体材料の層が設けられる。後述するように、図１ａでは本体３の底面上の導体層４は短絡電極を形成し、図１ａでは本体３の上面上の導体層５の一部５’は第１のキャパシタ電極を構成する。本構造体は、層４、５を除く積層構造又は本体の上面上及び底面上に２つの層４、５が設けられる、又は配置されると上述した。この場合、積層構造又は本体は誘電体基板である。しかしながら、２つの導体層４、５は積層構造又は本体３の層と見なされる可能性もあり、その場合積層構造又は本体３は完全には誘電性でないことに留意されたい。図１ｂ及び図１ｃから分かるように、２つの導体層４、５は、とりわけ積層構造３の側面上に設けられる２つの導体層６によって電気的に相互接続される。この実施形態において、層４及び５はそれぞれ、本体３の底面及び上面全体を覆って示されている。この配置は、共振器デバイスの遮蔽を見込んでいる。しかしながら、場合によっては、層４及び／又は層５は本体の個々の表面全体を覆わないことが有利である場合もある。但し、この場合は遮蔽は低減されるか、完全に除去される。] 図１ａ 図１ｂ 図１ｃ
[0063] 積層方向の２つの導体層４、５間には、積層構造３内部の誘電体層３ａ、３ｂの一方の表面の一部分に別の導体層７が設けられる。同じく誘電性の本体又は基板内に埋め込まれているものとして、又は積層構造又は本体の１層として見なされる可能性もあるこの導体層７は長方形形状を有し、導体層４、５より小さい表面積を有する。導体層７は、誘電体層３ａ、３ｂの少なくとも一方によって層４、５のそれぞれから分離され、層４よりも層５に近接して配置される。積層構造３への埋込みに起因して、層４、５及び７は互いに平行して延在する。後述するように、層７は第２のキャパシタ電極を構成する。層７は、例えば、積層加工より前に誘電体シートのうちの１つの表面上に例えば銀等の導体材料を蒸着又は印刷することによって、又は積層構造内に導電シートを組み込むことによって生成されてもよい。]
[0064] ビアホール８は、層７から層４に、誘電体層３ａ、３ｂが延在する方向に対して垂直方向に、すなわち積層方向に延在する。ビアホールは、垂直な相互接続アクセス孔として、すなわち絶縁基板に貫入して基板の対向する２側面間に電気接続を設ける孔としても知られる。従って、ビアホール８は、導体層４と導体層７との間で誘電体層３ａ全体に貫入する連続する貫通孔の形態を有する。貫通孔は柱状構造を有し、円形、楕円形、正方形、長方形、六角形又は多角形の断面形状を有する筒状であってもよい。この貫通孔は、貫通孔の両端間に電気接続を設けるために少なくとも部分的に導体材料で充填される。導体材料は、貫通孔の内面にメッキされてもよく、又は貫通孔は導体材料で完全に充填されてもよい。ビアホールの反対側の両端は、２つの導体層４及び７に直接に電気的に接続される。ビアホール８の貫通孔は、打ち抜き又はレーザドリル加工によって製造されてもよい。現時点で、達成可能な最小直径は約８０μｍから１００μｍである。]
[0065] 構造がビアホール８に等しい４つの追加的なビアホール９は、導体層７から分離されて設けられる。ビアホール９はそれぞれ、層５から層４に、誘電体層３ａ、３ｂが延在する方向に対して垂直方向に、すなわち積層方向に延在する。これらは、積層構造３の対向する２つの側面に設けられる導体層６と共に、導体層４及び５間に良好な電気接続をもたらす。ビアホール８は、ビアホール９とは異なる直径を有することが可能である。]
[0066] 上述の構造は、ストリップライン伝送線路のように、一方の端で短絡され反対端で開路される（擬似）同軸伝送線路である。ビアホール８は、この（擬似）同軸伝送線路の第１の電気接続又は「内部導体」を構成し、導体層６及びビアホール９は組合せによってこの（擬似）同軸伝送線路の第２の電気接続又は「外部導体」を構成する。一方の端において、内部導体８及び外部導体６、９は導体層４の一部によって短絡され、それ故、この一部は短絡電極を構成する。反対端において、内部導体８及び外部導体６、９は、導体層５及び７間の積層構造３の誘電体層３ｂによって互いから電気絶縁される。図１ａ及び１ｃから明らかであるように、導体層７及び導体層５（又は、より具体的には、導体層７に重なる導体層５の部分５’）は集中定数型平行板キャパシタを形成し、（擬似）同軸伝送線路は、伝送線路の長さの短縮を達成するために、この集中定数型平行板キャパシタによりその開端で容量的に装荷される。従って、導体層７に重なる導体層５の部分５’と導体層７とはそれぞれ、第１及び第２のキャパシタ電極を構成する。図１ａから図１ｃにおいては、共振器内部の電界及び磁界が矢印で示されている。] 図１ａ 図１ｃ
[0067] （擬似）同軸伝送線路構造によれば、共振器２のキャパシタンス及びインダクタンス、さらには特性インピーダンスは特定のロケーション又は集中定数に集中されず、この共振器構造によって分散式に画定される。これまでに参照した共振器２のコンポーネント又は素子の材質、配置及びサイズは、（擬似）同軸伝送線路がλ／２００からλ／５の伝送線路全体経路長さを有するように選択される。]
[0068] 誘電体層が延在する方向で延在するストリップライン伝送線路を有する従来技術による積層型共振器を水平共振器又は水平の伝送線路として指定するのであれば、図１ａから図１ｃに示す共振器２を垂直共振器又は垂直の伝送線路と称することも可能である。] 図１ａ 図１ｃ
[0069] 図２は、図１ａから図１ｃに示す共振器デバイス１の変形例の断面平面図である（他の類似する図と同様に、説明を目的として層５及び層３ｂは除外してある。）。第２のキャパシタ電極層７は、任意の形状を有してもよい。しかしながら、この形状は中心に対して何らかの対称性を有することが好ましい。例えば、第２のキャパシタ電極層７は、円形形状又は図２に示す六角形形状を有してもよい。さらに、第１の電気接続又は内部導体は、図１ａから図１ｃに示す実施形態の１つの内部導体８より多くを含んでもよい。図２には、平行する３つのビアホール８が三角形に配置されて示されている。このような複数のビアホール８は、（擬似）同軸伝送線路の全体的な有効内径に対する製造公差の影響を低減するという優位点をもたらし、それ故、この全体的な有効内径は、ビアホール８だけでなく、第１の電気接続又は内部導体を形成する複数のビアホール８の相対的な距離及び配置によっても画定される。しかしながら、有効内径の増大に起因して、誘導性は低減される。加えて、図２に示す共振器デバイス１はビアホール９を備えていない。むしろ、（擬似）同軸伝送線路の第２の電気接続又は外部導体は、単に外部導体層６によって構成される。] 図１ａ 図１ｃ 図２
[0070] 図３ａから図３ｃには、共振器デバイス１の別の好ましい実施形態が示されている。これは、図１ａから図１ｃに示す実施形態に類似するものであるが、（図２に示す実施形態と同様に）ビアホール９は備えず、変形された電気接続又は内部導体を備える。積層構造３は、少なくとも３つの誘電体層３ａ、３ｂ、３ｃを備える。さらに、短絡電極層４と第２のキャパシタ電極層７との間の距離全体に延在する単一のビアホール８の代わりに、図３ａから図３ｃに示されている共振器デバイス１の共振器２は、互いに誘電体層が延在する方向に変位される２つの別々のビアホール８ａ及び８ｂを備える。これらのビアホール８ａ及び８ｂはそれぞれ、短絡電極層４と第２のキャパシタ電極層７との間の距離の一部のみを延在する。ビアホール８ａは、積層方向に短絡電極層４から、短絡電極層４と第２のキャパシタ電極層７との間の積層構造３の誘電体層３ａの表面上に設けられた導電性の相互接続層１０まで延在する。ビアホール８ｂは、積層方向にこの相互接続層１０から第２のキャパシタ電極層７まで延在する。従って、この場合、共振器２の第１の電気接続又は内部導体はビアホール８ａ、相互接続層１０及びビアホール８ｂから成り、第１の電気接続又は内部導体は、相互接続層１０によって電気的に接続される、それぞれがビアホール８ａ、８ｂの一方から成る２つのビアホールセクション１１ａ、１１ｂを備える。２つのビアホールセクション８ａ及び８ｂはそれぞれ、「垂直の」伝送線路セクションの一部を形成し、一方で、伝送線路全体の特性インピーダンスに、具体的にはインダクタンスにも寄与する相互接続層１０は「水平の」伝送線路セクションの一部を形成する。] 図１ａ 図１ｃ 図２ 図３ａ 図３ｃ
[0071] この構造は、単一のビアホールに比較すると、位置合わせされず相互接続層により相互に接続される複数のビアホールによって、所定の高さの共振器デバイスにおいてより大きいインダクタンス値を達成できるという優位点をもたらす。また、この構造は、例えばＬＴＣＣ燃焼プロセスの間のセラミックの収縮に対する感受性がより低く、これにより、製造コストは下がり、誘電体材料の選択における柔軟性は増大する。さらに、この構造は、後に述べるように、設計上の柔軟性、及び複数の共振器２を共振器デバイス１内で結合する際の調節機能を高める。]
[0072] 図４ａ及び図４ｂには、図３ａから図３ｃの実施形態の変形例が示されている。この変形例において、２つのビアホール８ａ、８ｂは相互接続層１０の反対側の両面から反対方向では延在せず、相互接続層１０の同一の表面から同一の方法で延在している。従って、第１の電気接続は相互接続層１０で逆戻りし、又は折り畳まれ、それ故、インダクタンスを維持しながら、共振器デバイス１の全体高さを図３ａから図３ｃに比較して低減することができる。この場合、単一の導体層４、５は短絡電極及び第１のキャパシタ電極の両方を形成し、後者は第２のキャパシタ電極層７に重なる部分５’になる。図３ａから図３ｃに示す実施形態の第１のキャパシタ電極層５の位置を占める導体層２８は、電気シールドとして機能する。] 図３ａ 図３ｃ 図４ａ 図４ｂ
[0073] 図５ａ及び図５ｂは、さらに複雑な折り畳み式の実施形態を示している。これらの図には、積層構造３の誘電体層が示されていない。これは、残りの図のほとんどについても同一のである。しかしながら、積層構造３がこれまでの図に示されているものと同一の構造を有することを理解されたい。図５ａ及び図５ｂの実施形態では、第２の電気接続は、短絡電極及び第１のキャパシタ電極及び導電性の環形状層１０’の少なくとも一部を形成する導体層４、５から延在する８個のビアホール９を備える。第１の電気接続は、積層構造３の側面上の導体層６と、導体層２８と、導体層２８と第２のキャパシタ電極を構成する導体層７との間に延在する１つのビアホール８とを備える。図４ａ及び図４ｂの実施形態とは異なり、一方が第１の電気接続の一部であり他方が第２の電気接続の一部である２つのビアホールセクションが存在する。これらの２つのビアホールセクションは、共通の相互接続層１０のみで相互接続されていない。むしろ、これらは層４、５の部分４’によって相互接続され、前記部分４’は短絡電極、層６及び層２８を構成する。この場合、結果として生じる（擬似）同軸伝送線路は、その経路に沿って、第１の電気接続が外部導体として機能しかつ第２の電気接続が内部導体として機能する第１の部分と、第１の電気接続が内部導体として機能しかつ第２の電気接続が外部導体として機能する第２の部分とを備えることに留意されたい。第１の部分では、第１の電気接続の層６及びビアホール８が第２の電気接続のビアホール９を部分的に包囲し、第２の部分では、第２の電気接続のビアホール９が第１の電気接続のビアホール８を部分的に包囲する。従って、第１の電気接続は、その電気経路に沿って、第１の部分では環状に配置されたビアホール９の外部を延在し、次に逆戻りして第２の部分では環状に配置されたビアホール９の内部を延在する。さらに、全体構造は、図２３ａ及び図２３ｂに示されかつ後に詳述する実施形態に類似するインターデジタル型配置で配置される２つの共振器を備えるものとしても同じく十分に説明され得ることに留意されたい。] 図２３ａ 図２３ｂ 図４ａ 図４ｂ 図５ａ 図５ｂ
[0074] 図６ａ、図６ｂ及び図７ａ、図７ｂには、図３ａから図３ｃの実施形態の他の２つの変形例が示されている。図６ａ、図６ｂにおいて、短絡電極層４に近接しているビアホールセクション１１ａは唯一のビアホール８ａから成り、第２のキャパシタ電極層７に近接するビアホールセクション１１ｂは、ビアホール８ａに位置合わせされない平行する２つのビアホール８ｂから成る。既に述べたように、２つのビアホールセクション１１ａ、１１ｂのビアホール８ａ、８ｂは、導電性の相互接続層１０によって電気的に接続される。ビアホールセクション１１ｂ内に分離された２つのビアホール８ｂが設けられることに起因して、（擬似）同軸伝送線路の有効内径は、このセクションにおいて、ビアホールセクション１１ａ内の伝送線路の有効内径よりも増大される。その結果、ＳＩＲ概念に関して上述の利点を達成することができる。さらに、１つのみでなく２つのビアホールが第２のキャパシタ電極層７に接触することに起因して、この電極における電流経路は短縮され、その結果、品質係数が高まる。当然ながら、ビアホール９を第２の電気接続の一部又は外部導体として使用する場合には、有効外径を変更することも可能である。] 図３ａ 図３ｃ 図６ａ 図６ｂ 図７ａ 図７ｂ
[0075] 図７ａ及び図７ｂに示す共振器デバイスでは、２つのビアホールセクション１１ａ、１１ｂが置き換えられている。すなわち、短絡電極層４の近傍にあるビアホールセクション１１ａは平行する２つのビアホール８ａから成り、第２のキャパシタ電極層７の近傍にあるビアホールセクション１１ｂは、ビアホール８ａに位置合わせされない唯一のビアホール８ｂから成る。この配置も同様に、品質係数の性能を高める。] 図７ａ 図７ｂ
[0076] 図８ａ及び図８ｂには、図７ａ及び図７ｂの実施形態に類似する実施形態が示されている。唯一の相違は、ビアホールセクション１１ａが２つだけではなく８個のビアホール８ａを備えることにあり、これらの８個のビアホール８ａは導電性の相互接続層１０に、その端に近い位置において、かつ単一のビアホール８ｂが接続される相互接続層１０の中心を包囲する位置において接続される。この実施形態では、８個のビアホール８ａによって包囲される空きスペースが使用されないことは明らかである。図５ａ及び図５ｂを参照して上述のように、この空きスペースは共振器の折り畳み配置を実現するために使用される場合もあり、これにより、同軸伝送線路の所定のインダクタンスに対する共振器デバイス１の高さが低減される。] 図５ａ 図５ｂ 図７ａ 図７ｂ 図８ａ 図８ｂ
[0077] 図９には、図１ａから図１ｃに示す共振器デバイス１を、内部導体が物理的変数の異なる２つの異なるセクションを備えるように変形するさらなる可能性が示されている。この場合、第１の電気接続又は内部導体は単一のビアホール８から成る。しかしながら、ビアホール８は誘電体材料による２つの領域３ａ及び３ｂに貫入し、これらの領域３ａ及び３ｂ内の誘電体材料は異なる誘電定数を有する。それ故、個々の垂直伝送線路セクションのインピーダンスは互いに異なる。領域３ａ、３ｂのそれぞれは、例えば誘電体シートの形式である唯一の誘電体層を備えても、複数の誘電体層を備えてもよい。ビアホール８の領域３ａに貫入するセクションは第１のビアホールセクション８ａであり、ビアホール８の領域３ｂに貫入するセクションは第２のビアホールセクションである。ＳＩＲ概念に対する上述の利点を達成するため、領域３ａ内のより高いインピーダンス値を取得するには、領域３ａ内の誘電定数が領域３ｂ内より低値であるべきである。当然ながら、図９の配置は、図３ａから図８ｂに示されている装置と組み合わされてもよい。] 図１ａ 図１ｃ 図３ａ 図８ｂ 図９
[0078] また、本発明の共振器デバイス１は、有利には、共通の積層構造又は本体３内に上述の共振器２のうちの２つ又はそれ以上を含んでもよい。このような複数の共振器２は、容量結合かつ／又は誘導結合されて帯域通過フィルタ等のＲＦデバイスを形成する。]
[0079] 図１０ａ及び図１０ｂには、共通の立方形誘電積層構造又は本体３内に２つの共振器２を含む共振器デバイス１の一実施形態が図示されている。２つの共振器２のそれぞれの構造は、一般に、図１ａから図１ｃに示されている共振器デバイスの単一の共振器２と同一である。図から分かるように、短絡電極層４は２つの共振器２に共通であって両方の短絡電極を形成するものであり、１つしか存在しない。同様に、第１のキャパシタ電極層５も２つの共振器２に共通であって１つしか存在しない。層５の別々の部分５’は、個々の２つの第１のキャパシタ電極を構成する。さらに、２つの共振器の第２の電気接続又は外部導体は、積層構造３の対向する２側面上に設けられる２つの共通の導体層６によって形成される。しかしながら、２つの共振器２は別々のビアホール８及び別々の第２のキャパシタ電極層７を有し、該別々の第２のキャパシタ電極層７はそれぞれ２つの第２のキャパシタ電極のうちの一方を構成する。これらの２つの共振器２は、間に誘導結合を達成するために互いに十分に近接して配置される。結合の強さは、２つの第２のキャパシタ電極層７間の距離を維持しながら２つのビアホール８間の距離を変更することによって設定されることが可能である。図１０ａ及び図１０ｂにおいて、２つのビアホール８は、より強い誘導結合を達成するために、個々の第２のキャパシタ電極層７の中心に位置づけられるビアホールに比べてより少ない距離で配置されている。] 図１０ａ 図１０ｂ 図１ａ 図１ｃ
[0080] 図１１ａ及び図１１ｂには、図１０ａ及び図１０ｂに示す共振器２が図３ａから図３ｃに示されていて各セクション内に単一のビアホール８ａ、８ｂを有する２つの伝送線路セクション１１ａ、１１ｂを有し、前記ビアホール８ａ、８ｂが導電性の相互接続層１０によって相互接続されている共振器２によって置き換えられる、類似の構造が示されている。個々のビアホールセクションは、所望される結合を達成するように互いに相対的に配置されてもよいことから、結合の柔軟性が向上することは明らかである。] 図１０ａ 図１０ｂ 図１１ａ 図１１ｂ 図３ａ 図３ｃ
[0081] 図１２ａ及び図１２ｂは、図３ａから図３ｃの共振器２が直線沿いに４つ配置されるバージョンを示す。内側の２つの共振器は、ビアホール８ｂがビアホールセクション１１ｂの領域において強い相互的な誘導結合を達成するために互いに近接するように配置され、外側の２つの共振器２は、これらのビアホール８ａがビアホールセクション１１ａの領域において強い相互的な誘導結合を達成するために個々の隣接する共振器２のビアホール８ａに近接するように配置される。このようにして隣接する共振器２間の相互結合を調整することは、個々の共振器のインダクタンス値にも影響を与えるが、この影響は、個々のキャパシタを適切に変更することによって補償されなければならないことに留意されたい。さらに、図１２ａ及び図１２ｂは、外側の２つの共振器２と個々の入力／出力結合側面電極１３との個々の第２のキャパシタ電極層７の延設部１２による直接誘導結合も示している。従って、図１２ａ及び図１２ｂは、鏡面対称を有する４ポールフィルタデバイスを示す。] 図１２ａ 図１２ｂ 図３ａ 図３ｃ
[0082] 図１３ａ及び図１３ｂには、類似する構造の３ポールフィルタデバイスが示されている。この実施形態では、図３ａから図３ｃの３つの共振器２が、ビアホールセクション１１ａの領域において、すなわち短絡電極層４に近接して、強い相互的な誘導結合を達成するためにこれらのビアホール８ａがこれらのビアホール８ｂよりも互いに近接するように配置される。ビアホールセクション１１ｂの領域では、３つの共振器２間の相互結合が、３つの第２のキャパシタ電極層７の下に位置づけられる追加的な導体層１９及び２３を設けることによって強化される。図２４ａ、図２４ｂ及び図２８ａ、図２８ｂを参照して後に詳述するように、２つの層１９はそれぞれ隣接する２つの共振器間に容量結合をもたらし、層２３は外側の２つの共振器間に容量結合をもたらす。ビアホールセクション１１ａにおける相互的な誘導結合は、伝送ゼロを制御するために、ビアホールセクション１１ｂにおける容量結合と併せて使用されてもよい。第１の電気接続の、中央の共振器の相互接続層１０によって準備される部分の長さは、外側の２つの共振器の相互接続層１０によって準備される対応する長さと同一のであっても、異なってもよい。両図から分かるように、ビアホール８ｂは、長方形である個々の第２のキャパシタ電極層７に中心からオフセットされて接続される。これは、容量結合をもたらす層１９、２３のためにより多くのスペースが残されるという優位点を有するが、その理由は、製造設計規則に起因して、これらの層はビアホール８ｂから十分に分離されなければならないことにある。さらに、第１の電気接続の、相互接続層により準備される部分の長さは、誘導性をさらに増大するために延長されることが可能である。最後に、ビアホール８ｂのオフセットされた配置に起因して、ビアホール８ａがその一部である伝送線路セクションにおけるインピーダンスは、ビアホール８ｂがその一部である伝送線路セクションにおけるインピーダンスより高く、これにより、ＳＩＲ概念の優位点がもたらされ、同時に負荷キャパシタが実現される。] 図１３ａ 図１３ｂ 図２４ａ 図２４ｂ 図２８ａ 図２８ｂ 図３ａ 図３ｃ
[0083] また、２つの共振器２間の誘導結合は、短絡電極層４から第１のキャパシタ電極層５まで延在し２つの共振器２間に設けられる１つ又は複数の追加的なビアホール１４（図１４ａ及び図１４ｂ参照）によって作用又は調節されてもよい。これらのビアホール１４は、誘導結合を低減する。] 図１４ａ 図１４ｂ
[0084] ２つの共振器２間の誘導結合を増大させるさらなる可能性は、２つの共振器２間に結合ループを設けることにある。図１５ａ及び図１５ｂに示すように、このような結合ループは、短絡電極層４から延在するが第１のキャパシタ電極層５には至らない別個の２つの追加的なビアホール１５から成ってもよい。互いに分離されて平行に積層方向で延在するこれらの２つのビアホール１５と、短絡電極層４とは反対側のこれらの端は、誘電体層のうちの１つの表面部分上に設けられる追加的な導電性の相互接続層１６によって電気的に相互接続される。図１６ａ及び図１６ｂに描かれている変形例では、結合ループの２つのビアホール１５が、２つの共振器２の第１の電気接続又は内部導体のビアホール８の部分によって形成される。この方法では、誘導結合をさらに増大することができる。さらに大きい増大を達成するためには、ビアホール８全体を結合ループのビアホール１５として利用することも可能であり、この場合、２つの第２のキャパシタ電極層７は結合ループの相互接続層１６によって電気的に相互接続される。図１７ａ及び図１７ｂには、このような配置が示されている。また、同様の配置は、図５ａ及び図５ｂを参照して上述のタイプの２つの隣接する共振器２を結合するために使用されてもよい。対応する共振器デバイス１は、図１８ａ及び図１８ｂに示されている。この実施形態において、相互接続層１６は、折り畳まれた第１の電気接続又は内部導体の一部をバイパスすることに留意されたい。] 図１５ａ 図１５ｂ 図１６ａ 図１６ｂ 図１７ａ 図１７ｂ 図１８ａ 図１８ｂ 図５ａ 図５ｂ
[0085] さらに、図１９ａ及び図１９ｂに示すように、全体的なカップリング値は、結合ループを一方のビアホール１５が相互接続層１６から第１のキャパシタ電極層５まで延在して、対応する誘導結合の符号が変わる結果となるように配置することによって低減されてもよい。結合ループ１５、１６は２つの共振器の同軸伝送線路の第２の電気接続又は外部導体の一部も形成すること、及び２つのビアホール１５は２つのビアホール８のそれぞれから異なる距離を有することに起因して、伝送線路が、図３ａから図３ｃに示す共振器デバイス１の共振器２に酷似するステップインピーダンスを有することに留意しなければならない。図３ａから図３ｃにおいて、この効果は、第１の電気接続の２つのビアホール８ａ、８ｂを第２の電気接続の素子から異なる距離に設けることによって達成されるが、図１９ａ及び図１９ｂでは、この効果は反対の方法で達成される。同様にして、この同一の効果は、図１４ａ及び図１４ｂの実施形態の場合のように、短絡電極層４から第１のキャパシタ電極層５まで延在し２つの共振器２間に設けられる１つ又は複数の追加的なビアホール１４を使用して２つの共振器２間の誘導結合に作用する、又はこれを調整する際に実現されてもよい。図２０ａ及び図２０ｂに示すこの例では、ビアホール１４は、ビアホール１４ａ、ビアホール１４ｂ及び共通の相互接続層１４ｃによって、図１９ａ及び図１９ｂの素子１５、１６に類似して構成される。さらに、この実施形態では、２つの共振器２のインターデジタル型配置の実装によって小型化が促進される。このようなインターデジタル型配置については、図２３ａ及び図２３ｂを参照して後述する。] 図１４ａ 図１４ｂ 図１９ａ 図１９ｂ 図２０ａ 図２０ｂ 図２３ａ 図２３ｂ 図３ａ 図３ｃ
[0086] 図２１ａ及び図２１ｂに示すように、２つの共振器２間の誘導結合の増大は、第１の電気接続又は２つの共振器２のビアホール８のパーツを組み合わせることによっても達成されることが可能である。結果として生じる構造は、図６ａ及び図６ｂに示す単一の共振器構造と同等であるが、２つの共振器２用に２つの別個の第２のキャパシタ電極層７が設けられる点において異なる。] 図２１ａ 図２１ｂ 図６ａ 図６ｂ
[0087] 図２２ａ及び図２２ｂには、２つの共振器２間の誘導結合に作用する別の可能性が示されている。２つの共振器２の間には、空洞共振器の分野で既知である同調ねじに類似する調節素子が設けられる。この調節素子は、第１のキャパシタ電極層５から積層方向で導体材料の層１８まで延在するビアホール１７を備え、前記層１８は、誘電体層のうちの１つの表面部分上に短絡電極層４に平行に、かつ短絡電極層４から分離された関係性で配置される。この素子１７、１８は、誘導結合を増大させる働きをする。導体層１８の表面積が増大すると誘導結合が変化し、結果的に、あるポイントで素子１７、１８が共振を開始することに留意されたい。この場合、素子１７、１８は、層４及び層５の役割が交換される第３の共振器２を構成する。図２３ａ及び図２３ｂに示すこの配置は、３つの垂直共振器によるインターデジタル型配置である。異なる共振器に対する２つの層４、５の異なる役割を指示するために、これらの層を「４、５」で示す。この場合、図２３ａの下端に示されている層４、５は、２つの最外共振器の短絡電極層４及び中央の共振器の第１のキャパシタ電極層５であり、図２３ａの上端に示されている層４、５は、中央の共振器の短絡電極層４及び２つの最外共振器の第１のキャパシタ電極層５であることは理解される。] 図２２ａ 図２２ｂ 図２３ａ 図２３ｂ
[0088] また、隣接する２つの共振器２を容量的に結合することも可能である。図２４ａ及び図２４ｂに示すように、これは、導電性の結合キャパシタ層１９を２つの共振器２の第２のキャパシタ電極層７の一部の下に、これらに重なって設けることにより達成されてもよい。層１９と２つの第２のキャパシタ電極層７の個々の部分とが重なる領域は、平行する２つの平板結合キャパシタを形成する。これらが直列に接続されることに起因して、２つの結合キャパシタが等しいキャパシタンスを有していれば、結合キャパシタ全体は僅かに前記キャパシタンスの半分を有する。従って、図２５ａ及び図２５ｂに示す代替配置において、層１９は、実質的に１つの結合キャパシタのみが第２のキャパシタ電極層７と共働して形成され、この結合キャパシタがビアホール２０によりもう一方の共振器２のキャパシタに短絡されるように成形されている。それでもなお、図２５ａ及び図２５ｂの配置は、製造公差に関して２つの優位点を有する。第１に、平行する２つの平板結合キャパシタの高さ又はサイズが変異しても、この変異の効果は結合キャパシタ全体の半分にしか寄与しない。第２に、両方の結合キャパシタが同一のキャパシタンスを有することが意図されていれば、合計キャパシタンスが１／２×Ｃ×［１−（ΔＣ／Ｃ）２］によって与えられること、すなわち、偏差の一次項ΔＣ／Ｃは相殺し合うことに起因して、それぞれ＋ΔＣ及びΔＣのキャパシタンス変化に繋がる誘電体シートが延在する方向での層１９のアライメント誤差はほとんど影響を与えない。] 図２４ａ 図２４ｂ 図２５ａ 図２５ｂ
[0089] 図２６ａ及び図２６ｂには、図２５ａ及び図２５ｂに示す実施形態の変形例が示されている。この例では、ビアホール２０は備えず、層１９が２つの共振器２の一方の第２のキャパシタ電極層７に直接に接続される、又はその一部を形成する。従って、２つのキャパシタ電極層７は、積層方向の異なる位置に配置されなければならない。層１９を備える共振器２のキャパシタのサイズを最小限に抑えるために、第１のキャパシタ電極層５と個々の第２のキャパシタ電極層７との間に配置されかつ複数のビアホール２１を介して第１のキャパシタ電極層５に、任意選択として側面層６に接続される追加的な接地面２２が導入される。この例において、第１のキャパシタ電極は層２２によって構成され、第２のキャパシタ電極は層２２と重なり合う層７の部分７’によって構成されることに留意されたい。] 図２５ａ 図２５ｂ 図２６ａ 図２６ｂ
[0090] また、単一の結合キャパシタによる容量結合は、２つの別々の結合キャパシタ層１９を積層方向で分離された関係性で、かつ部分的に重なり合う関係性で設け、これらの２つの層１９のそれぞれを２つの共振器のビアホール８の異なる１つに電気的に接続することによって達成されてもよい。図２７ａ及び図２７ｂに示す有利なバージョンでは、２つの層１９は、対応する層１９のミスアライメントに起因する結合キャパシタ値の変化を最小限に抑えるために異なるサイズを有する。] 図２７ａ 図２７ｂ
[0091] 図２８ａ及び図２８ｂは、３ポール帯域通過フィルタを形成するために、図１ａから図１ｃの共振器２が３つ直線に沿って配置され、図２４ａ及び図２４ｂを参照して上述の手法を使用して容量的に結合されるバージョンを示す。図１２ａ及び図１２ｂと同様に、図２８ａ及び図２８ｂは、外側の２つの共振器２と個々の入力／出力結合側面電極１３との、個々の第２のキャパシタ電極層７の入力／出力結合キャパシタ層１２による直接容量結合を示す。これらのポートのための接触パッドは、任意の従来方法で実現されてもよいが、図２８ａ及び図２８ｂでは、接触パッドは側壁において実現される。隣接する共振器２同士は、対応する結合キャパシタ層１９によって容量結合される。さらに、外側の２つの共振器２間の容量性クロス結合は、２つの層１９の下に、前記２つの層１９から分離されかつ前記２つの層１９と部分的に重なって設けられる追加的なクロス結合キャパシタ層２３によって達成される。図２９には、このフィルタの等価回路図が描かれている。平行する平板結合キャパシタが、要求されるクロス結合キャパシタの実質的に８倍の大きさでなければならないことは計算で求めることができる。クロス結合値は一般に小値であることから、これは、より正確な値を達成する上での優位点と見なされる場合もある。] 図１２ａ 図１２ｂ 図１ａ 図１ｃ 図２４ａ 図２４ｂ 図２８ａ 図２８ｂ 図２９
[0092] 図３０ａ及び図３０ｂは、図１ａから図１ｃの共振器２が４つ、長方形又は実質的に正方形の形状で配置されるバージョンを示す。これらの共振器２ａから２ｄは、４ポール帯域通過フィルタを形成するために、図２４ａ、図２４ｂ及び図２５ａ、図２５ｂを参照して上述の手法の組合せを使用して容量的に結合される。図２８ａ及び図２８ｂと同様に、図３０ａ及び図３０ｂは、外側の２つの共振器２ａ及び２ｄと、個々の入力／出力結合側面電極１３との、個々の第２のキャパシタ電極層７の入力／出力結合キャパシタ層１２による直接容量結合を示す。正規経路における隣接する共振器２ａ、２ｂ及び２ｂ、２ｃ及び２ｃ、２ｄのペアは、対応する結合キャパシタ層１９のみによって（図２４ａ及び図２４ｂ参照）、又はビアホール２０及び結合キャパシタ層１９の対応する組合せによって（図２５ａ及び図２５ｂ参照）容量結合される。２つの共振器２ｂ及び２ｃのビアホール８及び２つの共振器２ａ及び２ｄのビアホール８の互いの距離は、２つの共振器２ａ及び２ｂのビアホール８及び２つの共振器２ｃ及び２ｄのビアホール８よりも遙かに短い。これにより、クロス結合のために、２つの共振器２ｂ及び２ｃ間、及び２つの共振器２ａ及び２ｄ間に比較的強い相互的な誘導結合が存在し、２つの共振器２ｂ及び２ｃ間の誘導結合は容量結合と共に追加的な伝送ゼロを生成する。さらに、クロス結合は、２つの共振器２ａ及び２ｄを容量結合する結合キャパシタ層１９によって実現される。このクロス結合は、容量的及び誘導的寄与によって制御されることも可能である。容量的なメイン結合を有するカスケード型４組配置の所定の例の場合、誘導クロス結合は、通過帯域の上下に１つずつ２つの伝送ゼロを生成することになる。クロス結合への追加的な容量的寄与に起因して、通過帯域より上の伝送ゼロを抑制することが可能である。] 図１ａ 図１ｃ 図２４ａ 図２４ｂ 図２５ａ 図２５ｂ 図２８ａ 図２８ｂ 図３０ａ 図３０ｂ
[0093] 図３１から図３３は、容量結合された３つの共振器２によるカスケード式トリプレットを有する帯域通過フィルタの別の実施形態を示す。図３１はこのフィルタを平面図で示し、図３２は略三次元図を示し、図３３はフィルタを分解図で示している。図３１から分かるように、３つの共振器２はそれぞれ２つのビアホール８を有し、三角形構造に配置されている。図３１の最左及び最右に示されている２つの共振器は、個々の共振器の第２のキャパシタ電極層７から共振器デバイス１の底面に設けられる接触パッド２７まで延在するビアホール２６を備える誘導性の入力／出力結合装置２５と結合される。これらの２つの共振器２はそれぞれ、導電性の結合キャパシタ層１９によって図３１の上端部に示されている共振器２に別々に容量結合され、隣接する共振器２のビアホール８間の狭い距離によってこの共振器２に誘導結合される。さらに、入力／出力結合装置２５に結合される２つの共振器２間の容量性クロス結合は、導電性のクロス結合キャパシタ層２３によって提供される。これらの２つの共振器２間の誘導クロス結合を抑制する、又は少なくとも低減するために、２つの共振器２間には、短絡電極層４から第１のキャパシタ電極層５まで延在する４つのビアホール１４が配置される。積層構造内部には、クロス結合キャパシタ層２３の下で終わらなければならないビアホール１４を接地するために、追加的な導体層２４が設けられる。] 図３１ 図３２ 図３３
[0094] 図３３から分かるように、このフィルタは、様々なビアホールを積層状態で提供するために、貫通孔がレーザドリル加工され又は打ち抜かれて導体材料でメッキされた後に互いに積層される６つの誘電体層を備える。これらの誘電体層の適切な表面部分上には、様々な導体層が、これらが積層構造の内側に配置されるか外側に配置されるかに依存して積層加工の前又は積層加工に続いてプリントされる。本発明の全ての実施形態の導体層は、有利にはこの方法で製造されてもよい。] 図３３
[0095] 図３３において、最下から２つの誘電体層上にはプリントされる導体がないことから、原則的には、最下から３つ分の誘電体層が組み合わされて１つの層にされることも可能である点に留意されたい。これは、個々の共振器の性能が低下する可能性に繋がる個々の層内のビアホール間のアライメント誤差を回避する働きをする可能性もある。しかしながら、有利なレーザドリル加工方法を使用して様々な貫通孔を製造することが望ましい場合は、誘電体層の厚さは制限される。] 図３３
[0096] 有利には、３つの（クロス）結合キャパシタ層１９、２３は、同一の誘電体層の同一の表面上に配置される。従来技術による水平に延在するストリップライン積層型共振器を使用する類似配置の場合、結合層及びストリップラインは異なる層上に置かれなければならなくなるが、これは、層間のミスアライメントに起因して離調をより強くする。]
[0097] 図３４ａ、図３４ｂ、図３５及び図３６は、図３１から図３３に示す容量結合された３つの共振器２によるカスケード式トリプレットを有する帯域通過フィルタの変形された実施形態を示す。図３４ａ及び図３４ｂはこのフィルタを平面図で示し、図３５は略三次元図を示し、図３６はフィルタを分解図で示している。図３４ａ及び図３４ｂから分かるように、この場合も３つの共振器２はそれぞれ２つのビアホール８を有し、三角形構造に配置されている。図３４ａ及び図３４ｂの最左及び最右に示されている２つの共振器は誘導性の入力／出力結合装置２５と結合され、前記入力／出力結合装置２５は、図３４ａでは共振器デバイス１の底面上に設けられる個々の接触パッド２７から上に中間導体層３０ａまで延在するビアホール２６ａと、前記層３０ａと、図３４ａでは層３０ｂから上にかつビアホール２６ａからオフセットされて別の中間導体層３０ｂまで延在するビアホール２６ｂと、前記層３０ｂと、図３４ａでは層３０ｂから下に個々の共振器２の第２のキャパシタ電極層７まで延在するビアホール２６ｃとを備える。この入力／出力結合装置２５は、入力／出力結合度の調節に関して、図３１から図３３に示す実施形態の入力／出力結合装置２５よりも大きい自由度を与える結合ループを構成する。例えば、結合度は、個々の共振器２のビアホール２６ｂとビアホール８との距離を変更することによって、かつ／又はビアホール２６ｂ及び２６ｃの長さを変更することによって調節されてもよい。] 図３１ 図３３ 図３４ａ 図３４ｂ 図３５ 図３６
[0098] 図３４ａ及び図３４ｂの最左及び最右に示されている２つの共振器２はそれぞれ、この場合もやはり導電性の結合キャパシタ層１９によって図３４ｂの上端部に示されている共振器２に別々に容量結合され、隣接する共振器２のビアホール８間の狭い距離によってこの共振器２に誘導結合される。図３１から図３３に示す実施形態とは異なり、この容量結合は、図２５ａ及び図２５ｂに示されているような、２つの共振器のうちの一方の第２のキャパシタ電極層７と結合キャパシタ層１９との間に接続される追加的なビアホール２０を備える配置によって実現される。図２５ａ及び図２５ｂに対する変形として、結合キャパシタ層１９のサイズは、これが図３４ｂの最上部に示されている共振器２の第２のキャパシタ電極層７の上端を超えて延在するように選択される。これは、アライメント公差の補償に備えるものである。さらに、入力／出力結合装置２５に結合される２つの共振器２間の容量性クロス結合は、導電性のクロス結合キャパシタ層２３によって提供される。これらの２つの共振器２間の誘導クロス結合を抑制する、又は少なくとも低減するために、これらの２つの共振器２間には、短絡電極層４から第１のキャパシタ電極層５まで延在する３つのビアホール１４が配置される。] 図２５ａ 図２５ｂ 図３１ 図３３ 図３４ａ 図３４ｂ
[0099] 図３６から分かるように、このフィルタもやはり、様々なビアホールを積層状態で提供するために、貫通孔がレーザドリル加工され又は打ち抜かれて導体材料でメッキされた後に互いに積層される６つの誘電体層を備える。これらの誘電体層の適切な表面部分上には、様々な導体層が、これらが積層構造の内側に配置されるか外側に配置されるかに依存して積層加工の前又は積層加工に続いてプリントされる。] 図３６
[0100] 一般に、マルチプルデバイスは、単一の積層構造に製造されて、例えば側面電極６の製造に先行してカットされることも可能である。ＬＴＣＣ側面電極の場合、プリントは個々のデバイスの焼結後に実行される。]
[0101] 本発明による共振器は全て、適切な結合メカニズムを適用することにより、水平に延在する積層型ストリップライン共振器等の他のタイプの共振器に結合されてもよいことに留意されたい。]
[0102] 上述の実施形態では、個々の共振器の伝送線路における２端部の一方の容量装荷は、第１のキャパシタ電極、第２のキャパシタ電極及びこれらの間に配置される誘電体材料により形成されるキャパシタのみによって実行されている。一般に、第１の電気接続に電気的に接続される１つ又は複数の追加的なキャパシタ電極、及び／又は第２の電気接続に電気的に接続される１つ又は複数の追加的なキャパシタ電極を設けることによって、キャパシタンスをさらに高めることも可能であり、また有利である場合があり、前記追加的なキャパシタ電極は、これらが第１のキャパシタ電極及び第２のキャパシタ電極と共に多層キャパシタ、すなわち分離された２つの「平板」だけでなく少なくとも３つのこのような分離された「平板」を備えるキャパシタ、を形成するように、第１のキャパシタ電極及び第２のキャパシタ電極から積層方向で分離して配置される。]
[0103] 図３７ａ及び図３７ｂには、伝送線路の容量装荷のためのこのような多層キャパシタを含む例示的な実施形態が示されている。この実施形態は図１ａから図１ｃに示す実施形態にかなり類似しているが、第２のキャパシタ電極７の第１のキャパシタ電極５’とは反対側に配置される追加的なキャパシタ電極３１ａ、３１ｂ、３２、３３ａ、３３ｂを含む。追加的なキャパシタ電極３１ａ、３１ｂは、誘電体層のうちの少なくとも１つによって第２のキャパシタ電極７から分離され、誘電体層のうちの１つの表面上に層として設けられる導体材料による（誘電体層が延在する方向に）分離された２つの部分３１ａ、３１ｂを備える。各部分３１ａ及び３１ｂは、第２のキャパシタ電極７と部分的に重なるように、第２の電気接続の一部である横方向に配置された層６に接続されかつ前記層６から延在する。追加的なキャパシタ電極３２は、誘電体層のうちの少なくとも１つによって追加的なキャパシタ電極３１ａ、３１ｂから分離され、誘電体層のうちの１つの表面上に導体材料の層として設けられる。電極３２は、第１の電気接続のビアホール８に電気的に接続されかつ前記ビアホール８から延在する。追加的なキャパシタ電極３３ａ、３３ｂは、誘電体層のうちの少なくとも１つによって追加的なキャパシタ電極３２から分離され、電極３１ａ、３１ｂのように、誘電体層のうちの１つの表面上に層として設けられる導体材料による（誘電体層が延在する方向に）分離された２つの部分３３ａ、３３ｂを備える。各部分３３ａ及び３３ｂは、追加的なキャパシタ電極３２と部分的に重なるように、第２の電気接続の一部である横方向に配置された層６に接続されかつ前記層６から延在する。] 図１ａ 図１ｃ 図３７ａ 図３７ｂ
[0104] この例では、第１のキャパシタ電極層５における、事実上の第１のキャパシタ電極５’（第２のキャパシタ電極７と重なり合う部分）から外側の部分もキャパシタンス値に寄与する場合があることに留意されたい。これは、層３１ａ、３１ｂ、３２、３３ａ、３３ｂにおける直近の層と重ならない部分についても同様である。さらに、一般に、唯一の追加的なキャパシタ電極（電極３１ａ／３１ｂ等）、２つのみの追加的なキャパシタ電極（電極３１ａ／３１ｂ、３２等）又は図３７ａ及び図３７ｂの例示的実施形態の３つの追加的なキャパシタ電極より多くを設けることが可能である点に留意されたい。さらに、当然ながら、直前に述べた追加的なキャパシタ電極の代わりに、もしくはこれらに追加して、第１のキャパシタ電極５’の第２のキャパシタ電極７とは反対の側面に１つ又は複数の追加的なキャパシタ電極を設けることも可能である。好ましくは、これらの追加的なキャパシタ電極は、これらが第１及び第２のキャパシタ電極５’、７と共に、キャパシタ電極が第１の電気接続及び第２の電気接続にそれぞれ交互に電気的に接続される多層キャパシタを形成するように配置される。] 図３７ａ 図３７ｂ
[0105] 上述の実施形態では、第２のキャパシタ電極は常に、短絡電極から始まる伝送線路の経路を辿る際には第１のキャパシタ電極より前に位置づけられていた。しかしながら、一般に、第２のキャパシタ電極は第１のキャパシタ電極の後に位置づけられることも可能である。これらの場合、第１の電気接続は第１のキャパシタ電極の周りを、又は第１のキャパシタ電極を介して延在する。図３８ａ及び図３８ｂには、このような配置の例示的実施形態が示されている。この実施形態において、第１のキャパシタ電極層５は、それぞれが積層配置の反対の両側面における側面層６の一方に電気的に接続されかつ前記側面層６から延在する２つの別々の部分５ａ、５ｂで設けられ、それ故、部分５ａ、５ｂ間に間隙が残される。第１の電気接続のビアホール８はこの間隙を介して延在し、第２のキャパシタ電極層７は、第１のキャパシタ電極層５が積層方向で短絡電極層４と第２のキャパシタ電極層７との間に置かれるように配置される。この場合、キャパシタンスが層部分５ａと第２のキャパシタ電極層７、及び層部分５ｂと第２のキャパシタ電極層７’の２つの別々の重なった部位によって決定されることに留意されたい。言い換えれば、この共振器２は、第１のキャパシタ電極５ａ’及び第２のキャパシタ電極７ａ’を備える第１のキャパシタと、第１のキャパシタ電極５ｂ’及び第２のキャパシタ電極７ｂ’を備える第２のキャパシタとを有するものとして見なされる可能性もある。部分５ａ’、５ｂ’は、複数部分から成る単一の第１のキャパシタ電極５’として見なされる可能性もあり、部分７ａ’、７ｂ’は、複数部分から成る単一の第２のキャパシタ電極７’として見なされる可能性もある。] 図３８ａ 図３８ｂ
[0106] 図３９ａ及び図３９ｂには、図３８ａ及び図３８ｂに示す実施形態の変形例が示されている。この実施形態では、第１のキャパシタ電極層５は２つの別々の部分ではなく、積層配置の反対の両側面上の対向する２つの側面層６に電気的に接続され、前記２つの側面層６から延在する連続した層として設けられる。第１の電気接続のビアホール８は、第１のキャパシタ電極層５内に設けられる孔３４を介して延在する。この場合も、第２のキャパシタ電極層７は、第１のキャパシタ電極層５が積層方向で短絡電極層４と第２のキャパシタ電極層７との間に置かれるように配置される。従来通り、第１のキャパシタ電極５’及び第２のキャパシタ電極７’は、層５と層７との間の重なり合う領域によって決定される。] 図３８ａ 図３８ｂ 図３９ａ 図３９ｂ
[0107] 図３８ａ、図３８ｂ、図３９ａ及び図３９ｂに示す実施形態では、第２のキャパシタ電極層７が積層配置の端面のうちの１つに配置されて示され、かつその端面全体を覆わないものとして示されている。このような配置の１つの欠点は、積層配置のこの側面にシールドが存在しないことにある。] 図３８ａ 図３８ｂ 図３９ａ 図３９ｂ
[0108] 図３７ａ、図３７ｂ、図３８ａ、図３８ｂ、図３９ａ及び図３９ｂに示す類の、隣接する２つの共振器を容量結合する可能性のある結合電極の配置に関しては、以下に留意すべきである。図３８ａ、図３８ｂ、図３９ａ及び図３９ｂでは、このような結合電極層は、第２のキャパシタ電極の第１のキャパシタ電極とは反対側の側面に配置される可能性もあり、図３７ａ、図３７ｂ、図３８ａ及び図３８ｂでは、このような結合電極が同一の誘電体層表面上の第１のキャパシタ電極層５の２つの部分５ａ、５ｂ間の間隙に、かつ／又は同一の個々の誘電体層表面上の追加的なキャパシタ電極層３１ａ、３１ｂ、３３ａ、３３ｂのうちの１つ又はそれ以上のそれぞれ２つの部分３１ａ、３１ｂ間及び３３ａ、３３ｂ間の間隙に配置される可能性もある。後者の配置による結合電極は、それぞれ第１のキャパシタ電極層５及び追加的なキャパシタ電極層３１ａ、３１ｂ、３３ａ、３３ｂの一部であると見なされる可能性もあり、この場合、第１のキャパシタ電極層５及び追加的なキャパシタ電極層３１ａ、３１ｂ、３３ａ、３３ｂは少なくとも３つの別々の部分を含む。] 図３７ａ 図３７ｂ 図３８ａ 図３８ｂ 図３９ａ 図３９ｂ
[0109] 一般に、場合によっては、第１及び第２の電気接続を、第１の電気接続がビアホールを備えず、上述の層６に類似する導体材料の外層として設けられ、代わりに第２の電気接続が上述のタイプのビアホールを備える、又は前記ビアホールから成るように構成することも可能であり、有利である場合がある。]

权利要求:

請求項1
複数の誘電体層（３ａ、３ｂ、３ｃ）と、短絡電極（４、４’）、第１のキャパシタ電極（５’）及び第２のキャパシタ電極（７）を備える少なくとも１つの共振器（２）とを含み、積層された複数の層による積層構造を有する共振器デバイスであって、各電極（４、４’、５’、７）は、前記誘電体層（３ａ、３ｂ、３ｃ）のうちの１つの表面に設けられる導体材料の層（４、５、７）の少なくとも一部（４’、５’、７）を備え、前記各共振器（２）において、積層方向において、前記第２のキャパシタ電極（７）は前記短絡電極（４、４’）から前記誘電体層（３ａ、３ｂ、３ｃ）の少なくとも１つによって分離され、かつ前記第２のキャパシタ電極（７）は前記第１のキャパシタ電極（５’）から前記誘電体層（３ａ、３ｂ、３ｃ）の少なくとも１つによって分離されるように、前記第２のキャパシタ電極（７）は前記短絡電極（４、４’）及び第１のキャパシタ電極（５’）から分離して配置され、前記短絡電極（４、４’）及び前記第２のキャパシタ電極（７）は、前記誘電体層（３ａ、３ｂ、３ｃ）のうちの１つ又はそれ以上に貫入しかつ少なくとも部分的に導体材料で充填されて貫通孔の両端間に電気接続を設ける連続する貫通孔の形式である少なくとも１つのビアホール（８、８ａ、８ｂ）を備える第１の電気接続によって電気的に相互接続され、前記ビアホール（８、８ａ、８ｂ）のうちの少なくとも１つは前記短絡電極（４、４’）及び／又は前記第２のキャパシタ電極（７）から延在し、かつ前記短絡電極（４、４’）及び／又は前記第２のキャパシタ電極（７）に直接に電気的に接続され、前記短絡電極（４）及び前記第１のキャパシタ電極層（５）は、前記第１の電気接続とは異なる第２の電気接続によって電気的に相互接続され、これにより、前記第１及び第２の電気接続及び、当該前記第１及び第２の電気接続の間の前記誘電体材料（３）は、１／２００から１／５までの全体長さの伝送線路経路を有し、前記短絡電極（４、４’）と前記第２のキャパシタ電極（７）との間を延在し、一方の端で前記短絡電極（４、４’）により短絡される、伝送線路を形成し、前記共振器（２）のうちの少なくとも１つにおいて、前記第１の電気接続は、前記第１の電気接続の電気経路に沿って重なり合わない第１のビアホールセクション（１１ａ）と第２のビアホールセクション（１１ｂ）とを備え、前記第１のビアホールセクション（１１ａ）は、前記第１の電気接続の電気経路に沿って前記短絡電極（４、４’）の近傍に配置され、前記第２のビアホールセクション（１１ｂ）は、前記第１の電気接続の電気経路に沿って前記第２のキャパシタ電極（７）の近傍に配置され、前記第１のビアホールセクション（１１ａ）及び前記第２のビアホールセクション（１１ｂ）のビアホール（８ａ、８ｂ）はそれぞれ、前記誘電体層のうちの１つ（３ａ）の表面に導体材料の層として、又は当該層の少なくとも一部として設けられる共通の相互接続層（１０）において終端しかつ前記共通の相互接続層（１０）によって電気的に相互接続され、前記第１のビアホールセクション（１１ａ）は、前記第２のビアホールセクション（１１ｂ）より少ない、又は多いビアホール（８ａ）から成り、前記第１のビアホールセクション（１１ａ）のビアホール（８ａ）は同一の誘電体層（３ａ）に貫入し、前記第２のビアホールセクション（１１ｂ）のビアホール（８ｂ）は同一の誘電体層（３ｂ）に貫入する共振器デバイス。
請求項2
前記共振器（２）のうちの少なくとも１つにおいて、前記第２のキャパシタ電極（７）は前記短絡電極（４、４’）と前記第１のキャパシタ電極（５’）との間に配置され、前記第１の電気接続は前記短絡電極（４、４’）と前記第２のキャパシタ電極（７）との間に配置され、前記第１の電気接続の少なくとも１つのビアホール（８、８ａ、８ｂ）は、前記短絡電極（４、４’）と前記第２のキャパシタ電極（７）との間で前記誘電体層（３ａ、３ｂ、３ｃ）のうちの１つ又はそれ以上に貫入する請求項１記載の共振器デバイス。
請求項3
前記共振器（２）のうちの少なくとも１つにおいて、前記第１のキャパシタ電極（５’）は前記短絡電極（４、４’）と前記第２のキャパシタ電極（７）との間に配置され、前記第１の電気接続は前記短絡電極（４、４’）と前記第２のキャパシタ電極（７）との間に配置され、前記第１の電気接続の少なくとも１つのビアホール（８、８ａ、８ｂ）は、前記短絡電極（４、４’）と前記第２のキャパシタ電極（７）との間で前記誘電体層（３ａ、３ｂ、３ｃ）のうちの１つ又はそれ以上に貫入する請求項１又は２記載の共振器デバイス。
請求項4
前記共振器（２）のうちの少なくとも１つにおいて、前記第２の電気接続は前記積層配置の少なくとも１つの側面に導体材料の層（６）を備え、前記層（６）は前記個々の短絡電極（４、４’）及び前記個々の第１のキャパシタ電極（５’）の両方に電気的に接続され、かつ／又は連続する貫通孔の形式である少なくとも１つのビアホール（９）は前記誘電体層（３ａ、３ｂ、３ｃ）のうちの１つ又はそれ以上に貫入しかつ少なくとも部分的に導体材料で充填されて前記貫通孔の両端間に電気接続を設け、当該各ビアホール（９）は、前記個々の短絡電極（４、４’）及び前記個々の第１のキャパシタ電極（５’）の両方に電気的に接続される請求項１から３のいずれか１つに記載の共振器デバイス。
請求項5
前記共振器（２）のうちの少なくとも１つにおいて、前記第１の電気接続は、前記同一の誘電体層（３ａ、３ｂ、３ｃ）に貫入しかつ前記短絡電極（４、４’）と前記第２のキャパシタ電極（７）との間で前記第１の電気接続に沿って前記電気経路の少なくとも一部を延在する少なくとも２つのビアホール（８、８ａ、８ｂ）を備える請求項１から４のいずれか１つに記載の共振器デバイス。
請求項6
前記第１のビアホールセクション（１１ａ）がその一部である伝送線路セクションの特性インピーダンスは、前記第２のビアホールセクション（１１ｂ）がその一部である伝送線路セクションの特性インピーダンスより低い請求項１記載の共振器デバイス。
請求項7
前記第１のビアホールセクション（１１ａ）により貫入される誘電体層（３ａ）のうちの少なくとも幾つかは、前記第２のビアホールセクション（１１ｂ）により貫入される前記誘電体層（３ｂ）とは異なる誘電定数を有する請求項１記載の共振器デバイス。
請求項8
前記第１のビアホールセクション（１１ａ）のビアホール（８ａ）は、前記第２のビアホールセクション（１１ｂ）のビアホール（８ｂ）と位置合わせされない請求項１記載の共振器デバイス。
請求項9
前記第１及び第２のビアホールセクション（１１ａ、１１ｂ）はそれぞれ１つのビアホール（８ａ、８ｂ）から成る請求項８記載の共振器デバイス。
請求項10
前記第１のビアホールセクション（１１ａ）は１つのビアホール（８ａ）から成り、前記第２のビアホールセクション（１１ｂ）は、前記同一の誘電体層（３ｂ）に貫入する２つのビアホール（８ｂ）から成る請求項１記載の共振器デバイス。
請求項11
前記第１のビアホールセクション（１１ａ）は、前記同一の誘電体層（３ａ）に貫入する２つのビアホール（８ａ）から成り、前記第２のビアホールセクション（１１ｂ）は１つのビアホール（８ｂ）から成る請求項１記載の共振器デバイス。
請求項12
前記共振器（２）のうちの少なくとも１つにおいて、前記第１のキャパシタ電極（５’）及び前記短絡電極（４’）は、同一の導体層（４、５）の分離した部分である請求項１記載の共振器デバイス。
請求項13
前記共振器（２）のうちの少なくとも２つをさらに備える請求項１から１２のいずれか１つに記載の共振器デバイス。
請求項14
前記共振器（２）のうちの少なくとも３つをさらに備え、前記誘電体層（３ａ、３ｂ、３ｃ）が延在する方向において前記少なくとも３つの共振器（２）は直線に沿って配置されない請求項１３記載の共振器デバイス。
請求項15
前記共振器（２）のうちの少なくとも２つにおいて、前記個々の短絡電極（４、４’）は共通の導体層（４）の少なくとも個々の部分（４’）によって形成される請求項１３又は１４記載の共振器デバイス。
請求項16
前記共通の導体層（４）は前記積層配置の外側に設けられる請求項１５記載の共振器デバイス。
請求項17
前記共振器（２）のうちの少なくとも２つにおいて、前記個々の第１のキャパシタ電極（５’）は共通の導体層（５）の少なくとも個々の部分によって形成される請求項１３から１６のいずれか１つに記載の共振器デバイス。
請求項18
前記共通の導体層（５）は前記積層配置の外側に設けられる請求項１７記載の共振器デバイス。
請求項19
前記個々の短絡電極（４’）が共通の導体層（４）の少なくとも個々の部分によって形成され、前記個々の第１のキャパシタ電極（５’）が共通の導体層（５）の少なくとも個々の部分によって形成される２つの共振器（２）から成る少なくとも１つのグループをさらに備え、前記誘電体層（３ａ、３ｂ、３ｃ）が延在する方向において、前記グループの前記２つの共振器（２）間に１つの共振器（２）が配置され、中間の共振器（２）において、前記短絡電極（４’）が前記グループの前記２つの共振器（２）の前記第１のキャパシタ電極（５’）を形成する前記共通の導体層（５）によって形成され、前記第１のキャパシタ電極（５’）が前記グループの前記２つの共振器（２）の前記短絡電極（４’）を形成する前記共通の導体層（４）によって形成され、これにより、インターデジタル型共振器装置が形成される請求項１５から１８のいずれか１つに記載の共振器デバイス。
請求項20
前記少なくとも２つの共振器（２）は、積層方向に上下に配置されかつ電磁結合される２つの共振器（２）から成る少なくとも１つのグループを備える請求項１３から１９のいずれか１つに記載の共振器デバイス。
請求項21
互いに誘導結合されるように配置される２つの共振器（２）から成る少なくとも１つのグループをさらに備える請求項１３から２０のいずれか１つに記載の共振器デバイス。
請求項22
前記誘導結合される共振器（２）から成るグループのうちの少なくとも１つにおいて、前記２つの共振器（２）間に少なくとも１つの結合調節用ビアホール（１４）が設けられ、前記少なくとも１つの結合調節用ビアホール（１４）は、前記誘電体層（３ａ、３ｂ、３ｃ）のうちの少なくとも幾つかに貫入し、貫通孔の両端間に電気接続を設けるように少なくとも部分的に導体材料で充填される連続する貫通孔の形式で設けられ、前記端の一方は前記２つの共振器（２）の２つの短絡電極（４、４’）に電気的に接続され、もう一方の端は前記２つの共振器（２）の２つの第１のキャパシタ電極（５’）に電気的に接続される請求項２１記載の共振器デバイス。
請求項23
前記誘導結合される共振器（２）から成るグループのうちの少なくとも１つにおいて、前記２つの共振器（２）の第１の電気接続はそれぞれ、前記個々の第２のキャパシタ電極（７）の中心からオフセットされる少なくとも１つのビアホールセクション（８、１１ａ、１１ｂ）を備え、前記２つのビアホールセクション（８、１１ａ、１１ｂ）は、前記第２のキャパシタ電極（７）の中心よりも互いに近接するように配置された請求項２１又は２２記載の共振器デバイス。
請求項24
前記誘導結合される共振器（２）から成るグループのうちの少なくとも１つにおいて、前記共振器（２）間に、前記誘電体層（３ａ、３ｂ、３ｃ）のうちの少なくとも幾つかに貫入しかつ貫通孔の両端間に電気接続を設けるように少なくとも部分的に導体材料で充填される連続する貫通孔の形式である２つのビアホール（１５）を備える結合ループ（１５、１６）が設けられ、１つの誘電体層（３ａ、３ｂ、３ｃ）の表面には導電性の相互接続層（１６）が設けられ、前記結合ループ（１５、１６）の２つのビアホール（１５）のそれぞれは、前記２つの共振器（２）のうちの一方の第１の電気接続のビアホール部分として、又は別個のビアホールとして構成される請求項２１から２３のいずれか１つに記載の共振器デバイス。
請求項25
前記誘導結合される共振器（２）から成るグループのうちの少なくとも１つにおいて、前記２つの共振器（２）は、当該２つの共振器（２）の第１の電気接続内に共通のビアホールセクション（８ａ）を備える請求項２１から２４のいずれか１つに記載の共振器デバイス。
請求項26
前記誘導結合される共振器（２）から成るグループのうちの少なくとも１つにおいて、前記誘電体層（３ａ、３ｂ、３ｃ）が延在する方向で前記２つの共振器（２）間に結合調節素子（１７、１８）が設けられ、前記結合調節素子（１７、１８）は、前記誘電体層（３ａ、３ｂ、３ｃ）のうちの少なくとも幾つかに貫入しかつ貫通孔の両端間に電気接続を設けるように少なくとも部分的に導体材料で充填される連続する貫通孔の形式であるビアホール（１７）から成り、前記ビアホール（１７）は、前記２つの共振器（２）の第１のキャパシタ電極（５’）を形成する共通の導体層（５）と、前記積層方向で前記２つの共振器（２）の第２のキャパシタ電極（７）と前記２つの共振器（２）の短絡電極（４、４’）との間に配置される導体材料の層（１８）との間全体を延在しかつ前記導体層（５）及び導体材料の層（１８）に電気的に接続される請求項２１から２５のいずれか１つに記載の共振器デバイス。
請求項27
互いに容量結合されるように配置される２つの共振器（２）から成る少なくとも１つのグループをさらに備える請求項１３から２６のいずれか１つに記載の共振器デバイス。
請求項28
前記容量結合される共振器（２）から成るグループのうちの少なくとも１つにおいて、容量結合は、前記誘電体層（３ａ、３ｂ、３ｃ）のうちの１つの表面に設けられる導体材料の少なくとも１つの結合層（１９、２３）によって実行され、前記少なくとも１つの結合層（１９、２３）は、積層方向から見ると前記２つの共振器（２）のうちの少なくとも一方の第２のキャパシタ電極（７）と部分的に重なり、かつ積層方向に前記第２のキャパシタ電極（７）から分離される請求項２７記載の共振器デバイス。
請求項29
前記結合層（１９）のうちの少なくとも１つは、前記２つの共振器（２）のうちの一方の第２のキャパシタ電極層（７）の一部によって形成される請求項２８記載の共振器デバイス。
請求項30
前記結合層（１９、２３）のうちの少なくとも１つは、前記２つの共振器（２）の第２のキャパシタ電極層（７）とは異なる追加的な層によって形成される請求項２８記載の共振器デバイス。
請求項31
それぞれが前記２つの共振器（２）の第２のキャパシタ電極層（７）とは異なる追加的な層によって形成される２つの結合層（１９）が設けられ、前記２つの結合層（１９）は積層方向に互いに分離される請求項３０記載の共振器デバイス。
請求項32
容量性（１２、１３）又は誘導性（２５）入力カップリング及び容量性（１２、１３）又は誘導性（２５）出力カップリングを装備した請求項１から３１のいずれか１つに記載の共振器デバイス（１）を備えるＲＦデバイス。
請求項33
請求項１から３１のいずれか１つに記載の共振器デバイスを製造する方法であって、誘電体材料から成る複数の誘電体シート（３ａ、３ｂ、３ｃ）を準備するステップと、前記複数の誘電体シート（３ａ、３ｂ、３ｃ）のうちの１つの表面の少なくとも一部の上に導体材料の層（４、５、７）を蒸着することによって、少なくとも１つの短絡電極（４、４’）、少なくとも１つの第１のキャパシタ電極（５’）及び少なくとも１つの第２のキャパシタ電極（７）のそれぞれを準備するステップと、前記複数の誘電体シート（３ａ、３ｂ、３ｃ）のうちの少なくとも幾つかに貫通孔を打ち抜く、又はレーザドリル加工し、前記貫通孔の内面を導体材料でメッキすることによって前記ビアホール（８、８ａ、８ｂ、９、１４、１７、２１、２６）を準備するステップと、前記複数の誘電体シート（３ａ、３ｂ、３ｃ）をスタックして積層して前記共振器デバイス（１）を形成するステップとを含む方法。
請求項34
前記誘電体層（３ａ、３ｂ、３ｃ）は低温同時焼成セラミックス（ＬＴＣＣ）プロセスによって積層される請求項３３記載の方法。